28、数字电路容错与抗辐射设计研究

数字电路容错与抗辐射设计研究

1. 容错条件和加法器设计

1.1 引言

在数字系统中，加法器是不可或缺的组成部分。传统的 ripple carry adder 因结构简单在各类计算机中广泛应用，但随着对速度要求的提高，其进位传播延迟导致运算时间长的缺点逐渐凸显。因此，人们提出了多种快速加法器，如 carry look - ahead、carry select 和 conditional sum adder（CSA）。

容错能力对于安全关键系统至关重要，它能确保系统在部分组件故障时仍能正常运行。本文采用动态恢复方法设计可重构的 CSA，以降低系统故障概率，提高可靠性。该方法在组件故障时激活备用组件，且假设每次只有一个 CSA 块受单一故障影响。

1.2 条件求和加法器（CSA）

CSA 是 carry select adder 的改进版本，它将输入的 n 位数据分成较小的 k 位组。对于每个 k 位组，分别假设进位输入（carry_in）为 0 和 1 来计算两组和与进位输出（sum 和 carry_out）。当确定实际的进位输入值后，无需等待进位进一步传播即可选择正确的输出。

CSA 的主要计算单元是条件单元（CC），其逻辑设计和真值表如下：
| xi | yi | Ci1 | Ci0 | Si1 | Si0 |
| — | — | — | — | — | — |
| 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 |