wickedwtq的博客

Error: Top-level design entity “Verilog1” is undefined 原因：顶层模块的module名没有和工程名同名 解决方法：把顶层模块 module名改成和工程名同名，菜单Assignments -> Settings… 打开后点击第一个General选项里，在Top-level entity标签指示下的编辑框里输入你的VHDL文本里的实体名字就O

3-8译码器（控制LED） 4-7译码器（控制数码管）

计数器模块： 简单的0-9计数器 时间基准电路 和 带使能的多周期计数器 带清零和暂停功能的0-9.9s秒表

实现FPGA平台上的“Hello World”

探索 DDS 和 EDA 工具

1、正弦信号的合成1.1 signal tap

探索定点数