- 博客(6)
- 收藏
- 关注
RSS订阅原创 【小罗的hdlbits刷题笔记5】基于fifo思想的fsm设计（Exams/2014 q3fsm）
在写状态机时，经常会有检测输入信号波形的情况，这种情况下，如果采用三段式状态机书写，则需要通过穷举法把输入信号所有可能存在的情况书写出来，在检测一到两个周期的输入信号时工作量不会很大，但是在检测多于三个信号时，工作量将会几何倍数增长，空说的话会很抽象，不如参考下这个例子：Consider a finite state machine with inputs s and w. Assume that the FSM begins in a reset state called A, as depicted
2021-04-24 13:54:14
780
原创 【小罗的hdlbits刷题笔记4】从lemming4中的有限状态机debug过程中的一些感悟
心累，debug过程就是很烦，废话不多说先上问题这里是引用
2021-04-16 11:17:47
343
1
转载 [转载]I2C总线协议注意要点
总线空闲状态 **I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。**此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。启动信号 在时钟线SCL保持高电平期间，数据线SDA上的电平被拉低（即负跳变），定义为I2C总线总线的启动信号，它标志着一次数据传输的开始。启动信号是一种电平跳变时序信号，而不是一个电平信号。启动信号是由主控器主动建立的，在建立该信号之前I2C总线必须处于空闲状态。重启动信号 在主控器控制总线期间.
2021-04-07 15:25:56
549
原创 【小罗的hdlbits刷题笔记3】从Edgedetect对阻塞赋值和非阻塞赋值的思考
今天题目刷到Edgedetect时，发现根本看不懂这个题目描述的是什么，先给大家放题来体会一下：For each bit in an 8-bit vector, detect when the input signal changes from 0 in one clock cycle to 1 the next (similar to positive edge detection). The output bit should be set the cycle after a 0 to 1 tran
2021-04-04 21:39:15
401
原创 【小罗的hdlbits刷题笔记2】补码运算中溢出的问题（Exams/ece241 2014 q1c）
关于补码运算中进位溢出的问题及延伸，hdlbits中Exams/ece241 2014 q1c给出了很好的解释，首先来看问题：Assume that you have two 8-bit 2’s complement numbers, a[7:0] and b[7:0]. These numbers are added to produce s[7:0]. Also compute whether a (signed) overflow has occurred.译文：*假设你有两个8位2的补码，a[
2021-04-02 10:59:23
3030
2
原创 【小罗的hdlbits刷题笔记1】从hdlbits中popcount问题中引发的generate for和单纯用for区别的思考
目前在hdlbits刷题，在处理popcount时使用generate for实现该功能时，无论怎样都不可以实现，但是使用for却轻易的实现了，因此让我有了一些对两种语法的思考。那么废话少说，先上这个问题的题目：A “population count” circuit counts the number of '1’s in an input vector. Build a population count circuit for a 3-bit input vector.使用for语句对每个输入
2021-04-01 16:01:39
824
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人