用vivado编写寄存器堆GRF

端口

clk,

raddr1,//读地址1

raddr2,//读地址2

we, // 写使能

waddr, // 写地址

wdata, // 写数据

rdata1,//读数据1

rdata2，//读数据1

设计代码

`define REG_DATA_WIDTH 31:0

`define REG_NUM 31:0

`define REG_ADDR_WIDTH 4:0

`define REG_ADDR_BIT 5 // 地址线宽

`define REG_DATA_BIT 32 // 数据线宽

module regfile(

    input clk,

    input [`REG_ADDR_WIDTH] raddr1,

    input [`REG_ADDR_WIDTH] raddr2,

    input we, // 写使能