存储器层次结构

落雪归尘

于 2024-01-24 18:51:52 发布

阅读量1.1k

点赞数 24

文章标签：考研

本文链接：https://blog.youkuaiyun.com/weixin_72563696/article/details/135349613

版权

存储器概述

存储器分类

半导体存储器可以作为主存储器（√）

存储系统技术指标

存储器的存储容量一般以字节为单位。

存储系统层次结构

在主存和CPU之间增加cache存储器的目的是解决CPU和主存之间的速度匹配问题。

存储系统的层次结构主要有 $2^{10}$ 个层次.

内存与外存

存储单元是存储一个二进制信息的存储元。（×）

半导体存储器

随机存取存储器（Random Access Memory）分类

SRAM存储器内部结构

SRAM存储器的特点

° 使用 双稳态触发器 表示 0 和 1 代码。

° 电源不掉电的情况下，信息稳定保持（静态）。

° 存取速度快，集成度低（容量小），价格高。

° 常用作 高速缓冲存储器 Cache 。

DRAM存储位元

DRAM 刷新方式

DRAM存储器的特点

假设某计算机按字编址，cache有4个块，cache和主存之间交换的块为1个字。若cache的内容初始为空，采用2路组相联映射方式和LRU替换算法。当访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中cache的次数是1。

Cache组号=主存块号 % Cache组数

CPU内外都可设置Cache

某机器字长为32位，某存储容量为1MB，若按字编址，它的寻址范围为（ 256K ）。

点在按字编制，按半字编制，按双字编制的理解；
首先，“机器字长”指的是计算机中一个字是多少位.
假设机器字长是n位，
按字编制：由于机器一字为n位，则一字也为nbits=n/8 字节；
按半字编制：由于机器一字为n位，，则半字为n/2 bits = n/16 字节；
按双字编制：由于机器一字为n位，，则双字为n*2 bits = n/4 字节；
通过上述方法得出计算机的单位字/半字/双字，然后采用主存容量/ 单位 = 寻址范围。
如：单位半字= 32/16=2B, 寻址范围= 4MB/2B = 2MB;

回到该题，一字为32bits=4 字节 1MB/4B=256K.

某计算机字长为16位，它的主存容量为64KB，按字编址，则它可寻址范围是__32K__。

闪存可代替计算机外部存储器

同一个存储器中，每个存储单元的宽度可以不同（×）

存储器的核心部分为存储体，由若干存储单元构成

存储单元由若干个存放0或1的存储元件构成

一个存储单元有一个编号，就是存储单元的地址

在存储层次中，Cache是为了提高主存的速度/访问速度/读写速度，而虚拟存储器是为了扩大主存的逻辑容量。

存储单元是指（存放一个字节的所有存储元集合）。

存放一个二进制信息位的存储元存放一个机器字的所有存储元集合（×）

某容量为256MB的存储器，由若干4M*8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是19。

半导体存储芯片的译码驱动方式中的重合法,将存储单元分成行和列,然后分别通过行地址线和列地址线来确定行列地址从而确定一个单元,这里DRAM采用引脚复用,将行地址线和列地址线合用作一组,只不过在译码时,需要发送两次地址信号(相当于一次行地址,一次列地址),从而减少了DRAM的引脚总数,便于设计DRAM;因此这里地址空间是4M,需要22个地址位来标识,分为两次发送,则地址引脚数为11,故地址引脚和数据引脚总数为11+8=19。

[总结]DRAM芯片采用引脚复用,且行列地址位数一致。

某SRAM芯片的存储容量为256K*4位，则该芯片的地址线和数据线分别为（18，4）。

cache与主存统一编址，cache的地址空间是主存地址空间的一部分（×）

cache的功能全部由硬件实现（√）

虚拟存储器的功能全部由硬件实现（×）

多体交叉存储器主要是为了提高主存储器的数据传输率.

C.在表示存储器容量时，1K×8表示有1k个存储器单元，每个单元可存一个字节。

1k是1024

采用指令cache与数据cache分离的主要目的是减少指令流水线资源冲突。

常用的虚拟存储器寻址系统由主存－辅存两级存储器组成。

实现主存地址与CACHE地址的映射是由硬件自动完成的。(√)

在具有虚拟存储器的系统中，根据寻址方式计算出来的有效地址是辅存地址。×

主存储器中采用双译码结构的主要目的是减少存储单元选通线的数量.

存储单元是存储一个二进制信息的存储元。×

访问存储器的请求是由CPU发出的。×

主存/CACHE存储器的访问“时间比”小于辅存/主存的访问“时间比”。√

设置 Cache 的主要目的是提高内存的整体访问速度。√

CACHE和虚拟存储器均由硬件实现的。×

光盘属于外存储器，也属于辅助存储器。√

在存储层次中，为了将辅存（主存）中的信息调入主存（高速缓存），用某种算法将辅存（主存）地址定位到主存（高速缓存）中，这个过程称为地址映射。

在存储层次中，Cache是为了提高主存的速度/访问速度/读写速度，而虚拟存储器是为了扩大主存的逻辑容量。

SRAM与DRAM存储器相比，DRAM的集成度比SRAM________大/高________。

程序局部性原理认为，在一个较短的时间间隔内，程序访问的地址往往集中在一个不大的范围内

对存储器的要求是速度快、容量大、成本低，为解决这三者的矛盾，计算机采用划分层次\分层\层次体系结构。

请完成逻辑地址（虚拟地址）到物理地址的转换，把结果填写在相应位置上。
1.逻辑地址0AC5H，请问此地址对应的页号是___2______（请填写十进制数），对应的物理地址是____12C5__________H（请填写十六进制数）。注意0AC5H地址中的H为十六进制
2.逻辑地址1AC5H，请问此地址对应的页号是____6_____（请填写十进制数），对应的物理地址是____0AC5H___________H（请填写十六进制数）。注意1AC5H地址中的H为十六进制
提示：根据每页1KB可以计算得出页内偏移，根据给出的逻辑地址化为二进制，除去页内偏移的二进制数即为页号，根据页号在页表中查找对应的物理块号，然后把物理块号和页内偏移拼接在一起得到物理地址。

页式存储管理的逻辑地址分为两部分:页号和页内地址。

已知条件“用户编程空间共32=25个页面”,可知页号部分占5位;

由“每页为1KB”,1K=210,可知内页地址占10位。

由“内存为16KB”,可知有16=24块，块号为4位。

（1）逻辑地址0AC5(H)所对应的二进制表示形式是:0000 1010 1100 0101 ,

根据上面的分析, 编码“000010”为页号,表示该逻辑地址对应的页号为2。

查页表,得到物理块号是4(十进制),即物理块地址为:0100,拼接块内地址10 0101 1100,得01 0010 1100 0101 ,即12C5(H)。

（2）逻辑地址1AC5(H)所对应的二进制表示形式是:0001 1010 1100 0101

根据上面的分析, 编码“000110”为页号,表示该逻辑地址对应的页号为6。

查页表,得到物理块号是2(十进制),即物理块地址为:0010,拼接块内地址10 0101 1100,得00 1010 1100 0101 ,即0AC5(H)。

某计算机主存按字节编址，已知该机器主存容量为256MB，虚存容量为4GB，试问虚地址（逻辑地址）为32位，实地址（物理地址）为28位，如果采用分页式虚拟存储器管理，每个页面为4KB，页表项为2字节，则页表最大占用2M字节（B)。（请填写阿拉伯数字，存储容量单位用M）

4KB= $2^{12}$ B 页号=页表项个数=32-12=20 $2^{20}$ *2B=2MB

操作系统第三章-内存管理-大题汇总（完结）_页表最大占用多少字节-优快云博客

计算机组成原理大题答案 - 360文档中心 (360docs.net)

128 13 7 4

主存与Cache的块大小对应.

8 16 8 3

256 12 8 4 190

$\frac{16KB}{4B*4}$ = $2^{10}$ c=10 $2^{10-2}$ =256

$\frac{16MB}{4B*4}$ = $2^{20}$ m=20 20-8=12

34ABE4H=001101001010 10111100 0100 128+32+16+8+4=190

2 16 2

$2^{12}$ *4/8=2KB

某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址。请回答以下问题：
（1）该机可以配备的最大主存容量为___512____KB（K字节）。
（2）该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，
则需____64____个芯片；
若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为___15.625_____微秒（us）。
（3）若为该机配备2K×16位的CACHE，每块（行）8B（字节），采用2路组相联映射方式，
试写出对主存地址的划分，即主存的标记字段占__8____位，
CACHE组地址字段占___8_____位，
块（行）内地址占___2____位。
若主存地址为462EH，则该地址可映射到CACHE的第__139_____组。

设主存容量为3个页面，进程对页面的需求序列为1，2，5，3，1，2，4，1，2，5，3，4,请计算：
1.如果按FIFO（先进先出）替换算法（替换策略）则命中次数为__3______，如果主存容量为4个页面，则命中次数又为_____2________。
2.如果按LRU（最近最少使用）替换算法（替换策略）则命中次数为___2_____，如果主存容量为4个页面，则命中次数又为____4_________。
注意：数字请用阿拉伯数字表示

3 2 2 4

设主存容量为3个页面，进程对页面的需求序列为3，4，2，6，4，3，7，4，3，6，3，4，8，4，6，请计算：
1.如果按FIFO（先进先出）替换算法（替换策略）则命中次数为__3______，如果主存容量为4个页面，则命中次数又为_____6________。
2.如果按LRU（最近最少使用）+FIFO替换算法（替换策略）则命中次数为___6_____，如果主存容量为4个页面，则命中次数又为____9_________。
注意：答案请用阿拉伯数字表示

3 6 6 9