自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(2)
  • 收藏
  • 关注

原创 system Verilog内建数据类型

1. 按状态分类分为四值逻辑类型(reg wire logic integer time)和二值逻辑类型(bit byte shortint int longint real)。四值逻辑有四种状态分别为0、1、x、z,初始值为x。二值逻辑有两种状态0和1,初始值为0。 2. 按有无符号分类可以分为有符号类型和无符号类型。为了方便记忆,可以简单的理解为有符号类型就是除了bit之外的所有二值逻辑数据类型+四值逻辑中的integer。无符号类型就是除了integer的所有四值逻辑数据类型+二值逻辑中的bit。

2023-01-07 16:58:00 209

原创 system Verilog中定宽数组,动态数组,关联数组,队列分析比较

1、定宽(定长、定维)数组: ①声明的时候就开辟了空间,大小被显式的指定。按存储方式分为合并数组和非合并数组。 ②合并数组也叫压缩数组,维度定义都在标识符前面,维度按从左到右依次是高维到低维。(具有预定义宽度的整数类型不能作为合并数组,如integer,int,byte等) ③非合并数组也叫非压缩数组,任意一个维度定义在标识符之后。标识符后边为高纬度,标识符前面为低纬度,标识符同侧还是遵循左高维右低维的原则。

2023-01-07 16:21:51 831

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除