组合逻辑
设计思路
门级描述和行为描述
门级描述:逻辑抽象->真值表->逻辑表达式->实现逻辑表达式
行为描述:描述其行为
常用组合逻辑电路
加法器
全加器/半加器的真值表、全加器的逻辑符号
超前进位加法器的逻辑符号(一样)
编码器
3-8优先编码器
简化的逻辑符号(不考虑选通端和扩展端)
行为描述编码
译码器
二进制译码器 74LS138
简化的逻辑符号
利用它来实现逻辑函数(最小项/最大项发生器)
原因:输出的值为~(m_i)
数据选择器 74LS151
简化的逻辑符号
利用它来实现逻辑函数
原因:对应什么样的输入,选择什么样的输出
竞争与险象
信号到达某一点的路径不同,产生的时延也就不同,称为竞争
1.静态险象
应该是静态,而发生的险象,分为‘0’险态和‘1’险态,‘0’险态表示**短暂的‘0’**险象的出现
1)功能险象
多个变量同时变化 – 卡诺图法
(考虑绝对的时延不同 即 AB 的与门电路收到A B 信号时延)
2)逻辑险象
一个变量变化 – 公式法 / 卡诺图切法(出了一个卡诺圈,又没进另一个卡诺圈)
F = A + ~A / F = A /\ ~A
(考虑门与门之间的传输延迟, 如 A +AB,AB的延迟要长)
先考虑门电路个数不同产生的延迟,再考虑信号延迟(也许)
动态险象
公式法:
F = A(A+~A) 类似形式
险象的消除
选通脉冲法
输出滤波法
卡诺图法/代数法增加冗余项
时序逻辑
电路构成
- 电路输出函数 Z(t_n) = f1(X(t_n,Y(t_n)) // 输入+现态决定输出
- 存储电路的激励函数 W(t_n) = f2(X(t_n), Y(t_n)) //输入+现态决定激励函数 ?
- 存储电路的状态方程 Y = f3(W,Y) //激励函数和现态决定次态
分类
Mealy型 直接结果取决于输入与现态
Moore型 直接结果仅取决于现态,但需要输入
基本触发器和钟控触发器
基本R-S触发器
低电平有效
不同时有效
其他基本触发器全为高电平有效
钟控R-S触发器
CP = 1 时启动
不同时有效
Q_n+1 = S + ~R /\ Q_n
钟控D触发器
CP = 1 时启动
没有约束条件
Q_n+1 = D
钟控J-K触发器
CP = 1 时启动
三个功能
状态方程
边沿触发器
小球+小三角表示 下降沿触发,没有小球则是上升沿
边沿D触发器/阻塞D触发器
优先R S 信号
当两者都是无效的高电平信号时,状态变换受CP控制
主从J-K触发器
“一次翻转”特性