- 博客(49)
- 收藏
- 关注
RSS订阅原创 信号传输中出现的畸变与解决方法
由于电路的输出阻抗较低，分布电容放电的瞬态电流较大，这个电流与电路状态变化时的电源电流变化迭加，一起作用在电源-地线系统，在电路的地线上便感应出了一个瞬变电压。数字电路的低输出阻抗，使得传输线的分布电容和分布电感组成了一个高Q值的谐振电路，这样在该电路的输出波形中就出现以负尖峰为首的高频寄生振荡。解决的办法之二：在带传输线的电路输出端上串联一个电阻，电阻的存在，可以限制传输线分布电容的放电电流。传输中，波形的多次反射，必然会引起波形的畸变，严重的还会造成系统工作的不稳定。输出为低电平时，则只有几十Ω。
2024-02-04 00:07:03
1331
原创 信号传输中串扰的影响.
当导线之间发生串扰时，一根导线上的信号会影响到另一根信号线，给连接的电路造成干扰。这种现象通常发生在平行的导线之间。在设计设备的布线时，特别要注意低电平模拟信号的传输问题。附近导线对其的串扰常常是系统性能下降的主要原因。因此在布线设计时，必须按照传输信号的强弱对电缆线进行分类，以减少可能的串扰。
2024-02-04 00:06:23
1236
原创 电容退耦的两种观点
有些是从局部电荷存储（即储能）的角度来说明，有些是从电源分配系统的阻抗的角度来说明，其实，这两种提法，本质上是相同的，只不过看待问题的视角不同而已。同样，当电路中的电流突变时，电容器可以释放储存的能量，以平衡电路中的电流变化，从而保持电路中的稳定性。实际上，在决定电源分配系统的去耦电容量的时候，用的就是阻抗的概念。综合所上述：电容退耦利用电容器的储能特性和频率依赖的阻抗特性，通过吸收或释放能量以平衡电路中的能量变化，并调节电路的阻抗来降低不同部分之间的相互影响，从而提高电路的稳定性和可靠性。
2024-02-03 00:09:51
1161
原创 浅谈信号完整性分析
那么，当电流变化时，不可避免产生压降，因此，真正送到芯片电源管脚上的电压会减小，有时减小得很厉害，就像电压突然产生了塌陷，这就是轨道塌陷。高性能处理器集成的门数越来越多，开关速度也越来越快，在更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律，更多的是表现为噪声形式。串扰在当今的高密度电路板中一直是个让人头疼的问题，由于布线空间小，信号必然靠得很近，因此你比须面对它，只能控制但无法消除。这个解决方法叫阻抗匹配。
2024-02-02 00:03:52
827
原创 常见的芯片封装类型
安装时，将芯片插入专门的PGA插座。采用表面安装技术的BGA是球焊阵列，不再采用针栅，因而它不仅保持了PGA引脚在底部引出的优点，而且通过将引出脚改为球形，进一步缩短了引脚的长度，并对信号传输的完整性带来好处。PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package))，所以采用片式载体是因为有时在系统中需要更换集成电路，因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。
2024-01-31 23:56:53
826
原创 金属材料性能的基础知识
金属材料的性能决定着材料的适用范围及应用的合理性。金属材料的性能主要分为四个方面，即：机械性能、化学性能、物理性能、工艺性能。
2024-01-29 23:41:48
1682
原创 电路设计中TVS 管的额定最大脉冲功率必须大于电路中出现的最大瞬态浪涌功率。
因此，设计师需要在额定功率和响应速度之间取得平衡，确保TVS管在保护电路的同时能够快速响应，避免浪涌传播到敏感设备。过高的温度可能降低TVS管的性能或缩短其寿命，因此设计师需要确保系统能够有效地散热，以维持合适的工作温度。因此， 综合上述结论与案例，在实际设计中考虑这些因素，可以选择适当的TVS管，以确保电路在各种瞬态事件下得到有效保护，并提高系统的稳定性和可靠性。假设USB接口可能遭受的最严重的瞬态事件是ESD，根据IEC 61000-4-2标准，ESD的测试等级4要求能够承受高达±8kV的接触放电。
2024-01-07 09:58:25
694
原创 UART器件 16C55X，如果不使用其 DSR、DCD、CTS 信号，需要进行下拉，使信号为有效状态，避免自动流控制的器件不能正常工作
下拉这些信号的目的是确保在不使用这些信号进行流控制的情况下，它们的状态能够被正确识别，从而防止可能的错误操作。在某些情况下，如果未连接外部设备，或者外部设备没有实现DSR功能，通过下拉DSR信号，可以模拟为已准备好的状态，以防止误导UART设备认为外部设备未准备好。在不使用硬件流控制的情况下，通过下拉CTS信号，可以模拟为外部设备一直处于准备好接收数据的状态，以避免UART设备发送数据而不受外部设备的接收能力限制。通过下拉不使用的信号，可以简化系统设计，减少对流控制逻辑的依赖，降低了系统的整体复杂性。
2024-01-06 00:05:50
1541
原创 电源滤波可采用 RC、LC、π 型滤波。电源滤波建议优选磁珠，然后才是电感。同时电阻、电感和磁珠必须考虑其电阻产生的压降。
在电源滤波中，电阻产生的压降会导致电源的波动和不稳定，影响设备的正常工作。因此，在选择滤波元件时，需要考虑其电阻值和压降情况，确保滤波效果的同时不影响电源的稳定性。磁珠是一种特殊的电感元件，具有较高的电感和较低的电阻。在电源滤波中，磁珠可以有效地滤除高频噪声，同时由于其较低的电阻，可以减少电阻产生的压降。在选择滤波元件时，需要综合考虑其滤波效果、电阻产生的压降以及对电源稳定性的影响，以确保电子设备的正常工作。RC、LC、π 型滤波是常用的电源滤波器结构，其选择主要取决于需要滤波的频率范围和所需的滤波效果。
2024-01-06 00:05:04
2600
原创 PTC与TVS配合使用时，PTC要能及时动作，对TVS进行过流保护，同时PTC本身也要能够满足工作电压的要求
因此，PTC需要具有足够的额定电流和响应速度，以便在电路出现过流时能够及时动作，限制电流的通过，从而保护TVS和其他电路元件不受损坏。过流保护：在电路中，TVS通常用于过压保护，当系统遭受过电压冲击时，TVS会迅速导通，将过电压引到地，从而保护电路中的敏感元件。TVS（过压保护器）的击穿电压为14V，最大峰值脉冲电流为5A，响应时间小于1纳秒，衰减电压为18.5V，耐温范围为-55°C至150°C，同样具有良好的环境适应性。温度变化对性能的影响：例如，PTC的电阻随温度变化的情况。
2024-01-04 23:41:25
1292
原创 保证 MOSFET 的栅极驱动类似一个电压源，具有尽可能小的阻抗。
MOSFET 的栅极驱动需要类似于电压源的特性，因为栅极驱动的主要作用是控制MOSFET 的导通和截止。因此，为了确保MOSFET 的稳定工作，栅极驱动需要提供稳定的电压信号，而不受外部负载的影响。其次，在高频率和高功率应用中，MOSFET 的栅极驱动需要能够快速响应，并提供足够的电流来充放电MOSFET 的栅极电容。此外，从电路的角度来看，栅极驱动的阻抗也会影响到整个系统的稳定性和性能。从下列数据中，我们可以得知栅极电容值（Cg），然后计算在给定的栅极驱动电压和阻抗下，充放电栅极电容所需的时间。
2024-01-03 23:20:21
496
原创 采用 SO-8 封装的 LDO（如 MIC5209BM），用于密封环境时，为保证热应力降额满足要求，通常热耗不应超过 0.3W。
在密封环境中使用SO-8封装的LDO（如MIC5209BM）时，通常会对热耗进行限制，以确保热应力降额满足要求。其主要原因是；
2024-01-03 00:05:08
1433
原创 如在MT9040、IDT82V3001A 等锁相环上电后或输入参考频率改变后必须复位锁相环。
如果输入的参考频率在PLL锁定后发生变化，PLL内部的环路滤波器需要一定的时间来响应这种变化，并重新调整VCO的频率以达到新的锁定状态。： 当PLL电路上电时，其内部的各个组件可能处于不确定的状态，这可能包括除频器、相位比较器、电荷泵、环路滤波器以及压控振荡器（VCO）等。这样，VCO会设置在一个合理的起始频率，环路滤波器会处于一个中性的响应状态，从而使PLL能够迅速开始并完成锁定过程。在通信系统中，如果传入信号的时钟频率发生变化，系统必须能够迅速调整并重新锁定新的时钟频率。
2024-01-02 00:03:36
667
原创 热拔插系统避免使用 I2C 总线。如因历史原因使用 I2C 总线，电源须采用二极管防止电流反灌。
设备B可能正在通过I2C总线发送数据或时钟信号，这些信号的电压可能会通过设备A的I2C引脚流向设备A的电源线，造成电流反灌。在这样的系统中，使用I2C总线可能会遇到一些问题，这是因为I2C总线的设计并不原生支持热拔插，而是为静态配置和通信而设计的。综上所述，在设计热拔插系统时，还需要考虑其他因素，如确保设备的电源管理逻辑能够处理热拔插事件，以及确保数据的一致性和完整性。热拔插时，如果设备的I2C引脚仍然连接到总线上，而设备的电源已经断开，总线上的电压可能会通过I2C引脚反向注入到设备的电源域中，导致损坏。
2024-01-01 00:02:52
1399
原创 RS-485 需考虑 Fail Safe 设计，在空闲时差分电平应为 200mV 以上。
稳定的电源和良好的接地配置能够提高通信系统的稳定性，而高温、高湿度和长时间运行可能会导致差分电压的不稳定性，从而影响通信系统的可靠性。例如，如果总线两端都有上拉电阻和下拉电阻（分别连接到正负电源），在没有驱动信号的情况下，它们可以保持差分电压在一个安全的水平，从而确保接收器检测到的是空闲状态而不是随机噪声。这表明隔离系统具有更低的噪声水平，这对于RS-485通信来说非常重要，因为噪声会降低信号的质量，从而影响通信的可靠性。通过电气隔离，可以减少地位偏差对通信的影响，提高通信的可靠性。
2023-12-30 20:35:53
2320
原创 CPU/FPGA/专用 IC 访问外挂存储器等必须进行时序分析
为了进一步深化时序分析的理解，我们可以控制相关变量，并考虑更多的因素，如环境条件（温度、电源电压）、工艺变异（制造过程中的微小差异）以及不同操作模式下的时序参数。时序分析是硬件设计中的一个关键步骤，它涉及评估信号在电路中的传播时间以及信号在不同设备之间的同步。时序分析有助于避免这种情况，确保系统的可靠性。静态时序分析： STA是一种验证时序的方法，它在不运行实际工作负载的情况下分析电路的时序。例如，可以通过增加时序裕量来应对温度和电压变化，或者对于预期会在极端条件下工作的应用，选择具有更宽温度范围的组件。
2023-12-29 00:39:57
862
原创 PECL 到 LVPECL 的接口使用交流耦合或 3 电阻端接。采用交流耦合作热拔插时需注意防止因电容积累电荷放电导致器件损伤
PECL和LVPECL信号是差分信号，设计成具有一定的直流偏置电压。这种直流偏置电压在不同的设备或电路板之间可能会有所不同，直接连接可能导致直流偏置电平的冲突，从而损坏器件或影响信号完整性。交流耦合通过串联电容来隔离直流成分，只允许交流信号通过，从而避免了这个问题。
2023-12-29 00:00:41
885
原创 对于高速链路，需要考虑 TVS 管结电容的要求
正向偏置是指P型端接正电压，N型端接负电压，这时外部电压会抵消内建电场的一部分，减小耗尽区宽度，使得载流子更容易跨过耗尽区，导致电流的流动。如果信号完整性受到了严重影响，可能需要考虑使用结电容更小的TVS管，或者探索其他保护方法，比如使用串联电阻来减少TVS管的影响，或者改进PCB布局以减少信号路径的寄生电感。TVS管的结电容会与链路的阻抗形成并联，改变原有的阻抗匹配条件，从而影响链路的带宽和信号质量。这可能是由于TVS管的寄生电容引起的，它与信号路径中的其他元件相互作用，改变了链路的阻抗特性。
2023-12-28 00:02:19
2286
原创 为什么与 MOSFET 栅极并联的 ZENER 二极管可能会引发振荡，要将其连接到栅极串阻的外侧？？？
在MOSFET驱动电路中，并联在栅极上的齐纳二极管（Zener diode）通常用来限制栅极电压，防止过压损坏MOSFET。然而，如果齐纳二极管直接并联在栅极上，而没有串联一个电阻，这可能会导致电路中产生振荡。对电路主要影响有以下几点：MOSFET的栅极具有寄生电容，而电路板布线、元件引脚和齐纳二极管本身也会引入寄生电感。当齐纳二极管直接并联在栅极上时，这些寄生元件可以构成一个LC谐振电路，这可能在特定频率下引发振荡。齐纳二极管在其反向击穿区域工作时，可能会表现出较大的电容效应，这会增加栅极的总有效电容。
2023-12-27 00:13:42
1704
原创 为什么光电耦合器要工作在开关状态、IF 取值不能太小
因此，为了确保在所有情况下都能满足至少3mA的输出电流要求，实际设计需要根据CTR的最坏情况来选择IF的值。如果CTR在某些情况下可能进一步降低，比如在温度变化或器件老化的情况下，在实际设计可能还需要选择一个更高的IF值来提供额外的安全余量。因此，设计时应选择足够的IF，以确保即使在CTR下降时，输出端也能接收到足够的光信号来维持其开关状态。因此，在实际设计时必须确保在最坏情况下（例如CTR下降时），IF值仍然足够高，以确保光电耦合器可靠地工作。确保有足够的IF可以提高光电耦合器的开关速度。
2023-12-26 23:44:35
1200
原创 电路设计时，继电器线圈、风扇电机绕组等感性负载必须有续流二极管。
因此，压敏电阻通过改变自身的电阻值来吸收高压尖峰的能量，将其转化为热量，起到了过电压保护的作用。： 续流二极管并联在感性负载两端，并且极性是反向的，即在正常工作时，二极管是反向偏置的，不导电。在低电压下，氧化锌颗粒之间的电子难以跃迁，因此电阻很大。2、使用过压保护元件：例如压敏电阻或气体放电管等，这些元件可以在电路中提供过电压保护，吸收电压尖峰的能量，保护其他元件不受损坏。当电磁接触器断开感性负载时，感性负载中的电流会产生反向电动势，这可能会损坏接触器的开关部件或者产生电弧，从而影响接触器的寿命和可靠性。
2023-12-25 23:06:59
2430
原创 为什么三端稳压器输出到输入应该有反向泄放二极管？
在这种情况下，如果没有适当的保护措施，稳压器内部的晶体管可能会遭受反向偏置，这可能导致内部结构损坏，甚至短路。在实际应用中，选择合适的二极管需要考虑电流承载能力、反向电压等级以及开关速度等参数，以确保二极管能够在需要时提供足够的保护 最后，在设计电路时，还需要考虑其他保护措施，如过压保护、短路保护和热关断，这些都可以进一步确保电路的安全和稳定性。稳压器内部的晶体管不是设计来承受反向电压的，如果输出端的电压高于输入端，内部的晶体管可能会因为反向偏置而损坏。输出端通常连接有较大的电容，用于滤波和稳定输出电压。
2023-12-24 23:51:36
1830
原创 TVS 和压敏电阻联合使用进行浪涌保护时，压敏电阻的压敏电压要低于TVS 的钳位电压 VC。
通过先让MOV接管，可以确保在大多数情况下，电压不会迅速上升到TVS二极管的钳位电压，从而保护TVS二极管免受持续高能量冲击的损害。总结来说，将MOV的压敏电压设置得低于TVS二极管的钳位电压，可以提供一种分级的保护机制，优化浪涌保护性能，同时保护敏感的TVS二极管不被过度的能量冲击损坏，并延长其使用寿命。MOV吸收的能量（Wmov）：假设浪涌电流为10kA，MOV导通后将电压限制在300V，那么Wmov = Ipp * Vmov = 10kA * 300V = 3MW。例如，Vmov可以设定为275V。
2023-12-24 22:55:10
2016
原创 电路设计时：TVS 管的最大钳位电压 VCMAX 应不大于电路的最大允许安全电压
在上述TVS管中，TVS3V3A和TVS3V3B的V_C均低于传感器的最大允许电压3.6V，而TVS3V3C的V_C为3.8V，略高于允许值。考虑到TVS3V3A的I_PP为20A，远高于预期的瞬态电流5A，而TVS3V3B的I_PP为10A，更接近预期电流，我们可能会倾向于选择TVS3V3B，因为它提供了足够的保护，同时减少了电路中不必要的过度设计。选择TVS管后，我们需要在实际电路中进行测试，以确保在瞬态事件发生时，TVS管能够有效地钳制电压，并且电路中的所有元件都未受到损害。
2023-12-24 22:32:43
2956
原创 数字电路和系统设计时，不推荐使用多通道输入时钟驱动器驱动不同时钟！
时钟域交叉（CDC）问题： 在多时钟域的系统中，不同时钟域之间的信号传递需要特别小心处理，以防止亚稳态和数据一致性问题。如果多个时钟通过同一个时钟驱动器，那么在处理时钟域交叉问题时会更加复杂，因为时钟之间的相位关系可能不明确，增加了设计的难度和风险。如果多个不同时钟通过同一个时钟驱动器分配，那么由于负载差异、路径长度差异等因素，不同输出通道之间的偏斜可能不一致，导致时钟同步问题。最大时钟偏斜：在时钟偏斜方面，驱动器B的性能也更优，只有25皮秒的偏斜，而驱动器A有50皮秒的偏斜。最大时钟偏斜 (ps)
2023-12-24 00:15:48
677
原创 在数字电路中，为什么说避免输入信号的缓慢变化，对缓慢变化的信号需要使用施密特触发器输入的器件进行驱动？6
在数字电路中，避免输入信号的缓慢变化（如按键复位信号）是非常重要的，因为缓慢变化的信号可能会导致数字逻辑电路的不确定状态和错误操作。施密特触发器（Schmitt Trigger）是一种特殊的电路，它可以解决这个问题。
2023-12-23 00:03:14
821
原创 在电路实际设计中PCI 的三态和 OD、OC 信号要有上拉。
然后，在信号线上加入上拉电阻后，再次测量，此时应该观察到信号线稳定在高电平附近，通常是VCC（电源电压）附近，这证明了上拉电阻的必要性。总结而言，PCI总线设计中的三态和OD/OC信号需要外部上拉电阻，以确保信号线在不被驱动时能够维持在确定的高电平状态，这对于确保系统的稳定性和可靠性至关重要。在这种情况下，使用外部上拉电阻可以确保当所有设备都处于高阻态时，信号线被拉到逻辑高电平，从而避免信号线处于不确定的浮空状态，这可能导致不确定的逻辑水平和增加噪声干扰。当信号线被拉低时，上拉电阻会从电源拉一个电流。
2023-12-22 23:54:50
1524
原创 对于 VCXO，如果要求宽的牵引范围，不要选用 3 次泛音晶振。
故，对于要求宽调谐范围的VCXO,为了保证整个温度范围内频率都能得到满足要求的牵引，应避免使用非线性度大的三次谐波晶体谐振器。从上表可以看出，三次谐波VCXO的频率变化范围明显大于基频VCXO(45ppm vs 9.8ppm),调制灵敏度也远高于基频VCXO。这意味着仅很小的电容变化就会带来很大的频率影响，调制灵敏度的高低也会影响到温度补偿的效果。宽牵引范围的VCXO,不要选择三次谐波晶体谐振器是因为，三次谐波晶体谐振器的频率与温度变化曲线非线性度较大。高次谐波的温度稳定性会弱于基频，因此非线性会更大。
2023-12-22 00:20:31
644
原创 为什么MCS-51 单片机总线和端口要有匹配的驱动电路？
Ib(实际) = (Vio - Vbe) / Rb = (5V - 0.7V) / 4.7kΩ = 4.3V / 4.7kΩ ≈ 0.91mA，这个电流大于最小所需的0.5 mA，因此可以确保晶体管饱和导通，从而驱动50 mA的电流通过继电器。使用1 mA作为基极电流，我们得到：Rb = (Vio - Vbe) / Ib = (5V - 0.7V) / 1mA = 4.3V / 1mA = 4.3KΩ，在实际应用中，可能会选择一个标准值的电阻，比如4.7kΩ。的计算例子，用以驱动一个需要较大电流的负载。
2023-12-20 23:53:32
970
原创 在不同电平接口时利用钳位二极管实现接口，需要考虑限制电流。
如果在没有电流限制的情况下，高电平信号直接通过钳位二极管传递给低电平接口，可能会导致电流超过二极管的最大承载能力（例如，一般小信号二极管的持续正向电流在1A以下），从而损坏二极管。除了保护钳位二极管本身，限制电流还能保护与钳位二极管连接的其他电路组件。例如，如果一个高电平的输出端口直接连接到一个低电平的输入端口，可能会导致输入端口的IC损坏，因为它们通常设计有限的电流容量。当电流通过钳位二极管时，会产生功耗（P=I^2*R，其中I是电流，R是电阻），这可能导致二极管过热，影响其性能甚至导致故障。
2023-12-19 23:44:13
495
原创 如何避免CMOS 器件的闩锁现象；为何选用不易发生闩锁的器件？
器件的闩锁现象（Latch-up）是指在CMOS集成电路中，由于某些原因触发了寄生晶体管的导通，使得电源直接短路到地，导致电流急剧增加，从而损坏芯片的现象。3、对比改进前后的数据，验证护栏深度的增加是否有效地提高了闩锁触发电压，并降低了器件在闩锁状态下的电流和温度。2、在静电放电测试中，详细记录闩锁现象发生的条件，包括触发电压、电流峰值（500mA）和器件内部温度的变化。2、制造改进后的器件样品，并进行静电放电测试，记录新的闩锁触发条件，包括电流和温度数据。闩锁现象的关键在于CMOS器件内部的结构。
2023-12-19 23:11:05
1337
原创 Failsafe 功能在差分信号设计中的地位
然而，当差分电压处于-200mV至+200mV之间时，没有Failsafe功能的接收器可能会输出不确定的状态，而具有Failsafe功能的接收器将会输出一个预定义的安全状态（例如逻辑高或逻辑低）。例如，一些RS-485接收器设计了内部偏置电阻网络，当差分信号线断开时，内部偏置将确保接收器输出一个已知的空闲状态。信号状态识别： 在通信系统中，接收方需要能够准确地识别信号的状态，包括空闲、有效数据和错误状态。在表中，可以看到在差分电压接近零时，Failsafe功能确保输出保持在一个已知的逻辑状态。
2023-12-18 23:34:24
798
原创 为什么说在电路设计中要进行器件之间的接口电平匹配？
在这种情况下，虽然直接连接可能工作，但是边缘电压非常接近，容易受到噪声干扰，导致不稳定的逻辑判断。在数字系统中，接口电平匹配通常涉及到确保输入和输出的电压水平、上升时间、下降时间等参数能够在一定的范围内匹配。如果直接连接这些器件，可能会导致信号失真，噪声干扰增加，甚至造成器件的永久损坏。通过使用适当的电平转换器和阻抗匹配技术，可以有效地解决电平不匹配问题，提高电子系统的整体性能。在使用电平转换器后，MCU的输出电压被提高到了TTL的逻辑电平范围，增加了噪声容限，减少了信号反射，从而改善了信号完整性。
2023-12-18 22:45:00
807
原创 常用金属材料以及性能特点
类别 特性 45钢 最常用中碳调质钢，综合力学性能良好，淬透性低，水淬时易产生裂纹。小型件宜采用调质处理，大型件宜采用正火处理。 Q235A 具有高的塑性、韧性和焊接性能、冷冲压性能一定的强度以及好的冷弯性能。 40Cr 经调质处理后，具有良好的综合力学性能、低温冲击韧度及低的缺口敏感性，淬透性良好，油冷时可得到较高的疲劳强度，水冷时复杂形状的零件易产生裂纹。冷弯塑性中等，回火或调质后切削加工性好，但焊接性不好，易产生裂纹，
2023-12-17 23:39:11
798
原创 PCB电路板关于滤波的设计
通常的做法是把两个相同的线圈绕在同一个铁氧体环上，铁氧体磁损较小，绕制的方法使得两线圈在流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。铁氧体磁珠也是滤波常用的器件，用于电磁噪声抑制的铁氧体是一种磁性材料，由铁､镍､锌氧化物混合而成，具有很高的电阻率，较高的磁导率。在EMC设计中，滤波的作用基本上是衰减高频噪声，所以滤波器通常都设计为低通滤波器，滤波电路的典型结构形式如图。
2023-12-16 23:04:17
975
原创 PCB布线时应考虑的因素
CMOS的输入阻抗很高，且易受感应，因此在使用时对不使用的端口要接地或接正电源。如有可能，接100μF以上的更好。原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4～8个芯片布置一个1～10pF的钽电容。对于抗噪能力弱、关断时电源变化大的元件，如RAM、ROM存储元件，应在芯片的电源线和地线之间接入去耦电容。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。
2023-12-15 23:13:51
122
原创 PCB叠层设计的一般原则
但因为奇数层印制电路板需要在芯层结构工艺的基础上增加非标准的层叠芯层黏合工艺，故造成奇数层印制电路板的加工成本明显高于偶数层印制电路板。如果紧靠多电源层的是信号层，那么其附近的信号层上的信号电流将会遭遇不理想的返回路径，使返回路径上出现缝隙。① 从印制电路板的制造工艺可以了解到，电路板中的所有导电层敷在芯层上，芯层的材料一般是双面覆铜板，当全面利用芯层时，印制电路板的导电层数就为偶数。从所设计的 PCB 叠层可以发现，经典的叠层设计几乎全部是偶数层的，而不是奇数层的，这种现象是由多种因素造成的，如下所示。
2023-12-15 23:06:48
177
原创 PCB电磁兼容设计应参考的模块划分和器件布局
2、现代的开关电源是EMI产生的重要源头，干扰频带可以达到300MHz以上，系统中多个单板都有自己独立的电源，但干扰却能通过背板或空间传播到其他的单板上，而单板供电线路越长，产生的问题越大，所以电源部分必须安装在单板电源入口处，如果存在大面积的电源部分，也要求统一放在单板一侧。，对于数、模转换电路，如A/D、D/A转换电路，应该布放在数字电路和模拟电路的交界处，器件放置的方向应以信号的流向为前提，使信号引线距离最短，并使模拟部分的管脚位于数字地的上方。定位敏感元件时，考虑电磁场方向，使其更少受到干扰。
2023-12-15 22:45:16
270
原创 PCB电磁兼容设计层的设置
在PCB的电磁兼容设计中，首先考虑的是层的设置，单板的层数由电源、地的层数和信号层数组成。应根据单板的电源、地的种类、信号密度、板级工作频率、有特殊布线要求的信号数量以及综合单板的性能指标要求与成本承受能力，确定单板的层数。信号层数主要取决于功能实现，从电磁兼容性的角度，需要考虑关键信号网络（强辐射网络以及易受干扰的小、弱信号）的屏蔽或隔离措施。实际上，由于目前的电路板大量采用表贴元件，对于器件越来越密的情况下，本方案的电源、地几乎无法作为完整的参考平面。（4）高频、高速、时钟等关键信号有一相邻地平面；
2023-12-14 23:44:46
281
原创 硬件设计的几个基本问题
0.1μF 的去耦电容有 5μH 的分布电感，它的并行共振频率大约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。经验之谈，0603 封装的电容，容值最大为 225（2.2μF），10μF 的电容，应该没有 0805 的封装，而 3216，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的 Datasheet。总体而言，布置藕合电容的原则是在电源引脚和地之间放置适当容值的电容，以提高电路性能、降低噪声，并确保电源的稳定性。
2023-12-14 23:17:59
291
信号传输中出现的畸变与解决方法.docx
2024-02-03
零件的结构工艺性分析.docx
2023-12-12
QC七大手法详细解析.docx
2023-12-11
常规solidworks工程图模板分享.zip
2023-12-11
几种常见的电子电路图！
2023-12-10
AD画图心得与错误案例分享1.doc
2023-12-10
PCB特性阻抗计算工具
2023-12-08
粗牙螺拴螺钉拧入深度.pdf
2023-12-06
pcb电路设计简单步骤
2023-12-05
pcb设计必看基础知识
2023-12-05
适用于Altium Designer软件的常用器件库文件
2023-12-04
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人