- 博客(9)
- 收藏
- 关注
RSS订阅原创 RISC-V三级时序中断机制实现(HUST) 《计算机组成原理》（头歌实验答案）
第五关 变长指令周期---单总线CPU设计。第二关 支持中断的时序发生器输出函数设计。第一关 支持中断的时序发生器FSM设计。第四关 支持中断的硬布线控制器设计。第三关 中断信号控制器设计。
2024-12-05 17:12:44
992
1
原创 MIPS单周期CPU设计(24条指令)(HUST) 《计算机组成原理》（头歌实验答案）
第三关 多级嵌套中断(EPC硬件堆栈保存)第四关 多级嵌套中断(EPC内存堆栈保存)第一关 单周期CPU(24条指令)第二关 单周期MIPS+单级中断。
2024-12-05 17:09:28
1337
原创 MIPS流水CPU设计---HUST 《计算机组成原理》（头歌实验答案）
第五关 重定向流水线设计(ID段分支2103版本)第三关 气泡流水线设计(EX段分支3624版本)第六关 气泡流水线设计(ID段分支3309版本)第四关 重定向流水线(EX段分支2298版本)第八关 多级嵌套中断(EPC硬件堆栈保存)第八关 多级嵌套中断(EPC内存堆栈保存)第一关 单周期CPU(24条指令)第七关 单周期MIPS+单级中断。第二关 理想流水线设计。
2024-12-05 17:05:25
2426
1
原创 单总线CPU设计(现代时序)(HUST) 《计算机组成原理》（头歌实验答案）
第三关 单总线CPU微程序条件判别测试逻辑。第二关 单总线CPU微程序入口查找逻辑。第六关 现代时序硬布线控制器状态机设计。第一关 MIPS指令译码器设计。第四关 单总线CPU微程序控制器设计。第五关 采用微程序的单总线CPU设计。第七关 现代时序硬布线控制器设计。
2024-12-05 16:59:51
1271
3
原创 自己动手画CPU 《计算机组成原理》（头歌实验答案）
第十二关 多周期MIPS硬布线控制器CPU设计（排序程序）第八关 单周期MIPS CPU设计。第七关 4路组相连cache设计。第十关 MIPS微程序CPU设计。第十一关 硬布线控制器状态机设计。第一关 8位可控加减法电路设计。第六关 MIPS RAM设计。第二关 原码一位乘法器设计。第三关 MIPS运算器设计。第五关 寄存器文件设计。
2024-12-05 16:55:24
1419
原创 MIPS CPU设计(HUST) 《计算机组成原理》（头歌实验答案）
第五关 多周期MIPS硬布线控制器CPU设计（排序程序）第一关 单周期MIPS CPU设计。第三关 MIPS微程序CPU设计。第二关 微程序地址转移逻辑设计。第四关 硬布线控制器状态机设计。
2024-12-05 16:48:57
1791
原创 存储系统设计(HUST) 《计算机组成原理》（头歌实验答案）
第一关 汉字字库存储芯片扩展实验。第六关 4路组相连cache设计。第七关 2路组相联cache设计。第二关 MIPS寄存器文件设计。第五关 直接相联cache设计。第三关 MIPS RAM设计。第四关 全相联cache设计。
2024-12-05 16:44:07
2010
原创 运算器设计(HUST)《计算机组成原理》（头歌实验答案）
第一关 8位可控加减法电路设计第二关 CLA182四位先行进位电路设计第三关 4位快速加法器设计第四关 16位快速加法器设计第五关 32位快速加法器设计第六关 5位无符号阵列乘法器设计第七关 6位有符号补码阵列乘法器第八关 乘法流水线设计第九关 原码一位乘法器设计第十关 补码一位乘法器设计第十一关 MIPS运算器设计
2024-12-05 16:35:29
2510
6
原创 计算机数据表示实验(HUST)《计算机组成原理》（头歌实验答案）
第八关 16位CRC并行编解码电路设计。第一关 汉字国标码转区位码实验。第五关 16位海明编码电路设计。第六关 16位海明解码电路设计。第九关 CRC编码流水传输实验。第七关 海明编码流水传输实验。第二关 汉字机内码获取实验。第四关 偶校验解码电路设计。第三关 偶校验编码设计。
2024-12-05 13:12:19
1516
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人