
FPGA基本单元开发
文章平均质量分 73
FPGA中的一些基本单元的开发
库哟
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
vivado2018.3 安装 板卡、网表文件配置 以及新建按键点灯工程(PL)
链接: Vivado18.3的安装 安装教程链接 zybo资料提取码:akak创建工程名 以及储存位置(不能有中文路径!!!)接着连点两下next 到达这个界面:能够找到zybo z7-20就是板卡文件添加的没问题 选择zybo z7-20 然后next 接着finish 新建工程成功如下所示 右键鼠标 添加module至block design 在此出问题 可以先进行综合(点击右边Run Synthesis)接着会出现 如下界面 要进行引脚的引出 选中引脚 ctrl+t生成输出产品原创 2023-09-21 16:41:47 · 1074 阅读 · 0 评论 -
FPGA zybo vivado2018.3 SDK写ps部分 嵌入式开发
bili: PL与PS的交互方法 【Zynq与计算机视觉】1.2csdn:VIVADO SDK的使用 注:可以从4、导出SDK开始看首先打开SDK(见上面的博客)后 点击如下选项将会弹出这样一个目录 在目录的src文件夹下创建一个main.c文件 用于编写主函数结果如下:3. 写入mian函数文件代码原创 2023-09-21 23:17:51 · 325 阅读 · 0 评论 -
ZYBO/ZYNQ XADC 的使用
关于xadc官方给出了 关于ps端读取数据的例程本篇文章主要写pl端读取数据。原创 2023-11-25 10:25:42 · 865 阅读 · 0 评论 -
fpga驱动hdmi
首先我是调用了hdmi的驱动ip核在github下载更多的ip核可以在。原创 2023-10-20 16:54:41 · 454 阅读 · 0 评论 -
matlab联合vivada创建FIR滤波器
利用matlab生成.coe 作为vivado的IP文件 接着利用matlab生成两个不同频率波s1 s2 并叠加生成s采样数据以16进制写入文本文件 作为仿真输入波形 查看滤波器效果原创 2023-10-10 23:00:12 · 554 阅读 · 0 评论 -
vivado ps pl交互过程遇到的一些问题
问题:解决方案 :在design source中 的(前提是在你设计未出错的情况下)原创 2023-09-25 15:56:58 · 504 阅读 · 1 评论 -
FPGA zybo开发 vivado 调用ram ip核
单端口:一个端口 用于读写 不能同时进行伪双端口(SDP):两个端口 一个用于读 一个用于写双端口:两个端口 都可以用于读写当然要尽量避免同时访问一个地址配置成:单端口只读模式 则相当于 ROM(可以调用coe文件提前写入)原创 2023-10-17 22:09:59 · 477 阅读 · 0 评论