Verilog语言——HDLBits刷题记录(二)

爱折腾的纬小子

于 2023-01-07 10:25:03 发布

阅读量300

点赞数

分类专栏： Verilog 文章标签： fpga开发

本文链接：https://blog.youkuaiyun.com/weixin_62358623/article/details/128588100

版权

Verilog语言——HDLBits刷题记录(二)

文章目录

Verilog语言——HDLBits刷题记录(二)
- Vectors

Vectors

Build a circuit that has one 3-bit input, then outputs the same vector, and also splits it into three separate 1-bit outputs. Connect output o0 to the input vector's position 0, o1 to position 1, etc.

在这里插入图片描述

Vertors in more detail

Build a combinational circuit that splits an input half-word (16 bits, [15:0] ) into lower [7:0] and upper [15:8] bytes.

在这里插入图片描述

最低0.47元/天解锁文章