Vivado 仿真调试
关注
分享
扫一扫
文章平均质量分 60
Verimake小白
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Jtag to AXI Master IP 结合TCL创建AXI读写事务，并存储数据到TXT中
封装好的TCL调用命令：source $Path/vernon_lib.tcl。原创 2023-10-09 22:17:15 · 1261 阅读 · 1 评论 -
Vivado2019.1调试（ILA抓取跨时钟域信号波形问题总结）
（1）两个ILA时钟CLKA和CLKB分别为跨时钟域的两个快慢时钟，通过（Mark Debug+Set Up Debug）方式添加的信号会自动连接到相应的时钟信号.（2）DeBug Hub时钟为ILA时钟和JTAG时钟的中间连接部分，三者时钟关系需要满足要求。（3）DeBug Hub时钟在通过。原创 2023-08-28 10:39:51 · 7915 阅读 · 2 评论 -
Vivado2019.1调试（Mark Debug+Set Up Debug）（补充详细版）
Vivado添加ila_core调试方法之一，本人实测最有效的方法！原创 2023-07-19 10:17:40 · 9224 阅读 · 0 评论 -
Vivado2019.1调试（Mark Debug+Set Up Debug）
Vivado Mark_DEBUG 调试原创 2023-07-10 11:12:12 · 1435 阅读 · 1 评论