使用tcl命令搭建Vitis_HLS工程

Vitis hls使用tcl创建工程 【代码】Vitis hls使用tcl创建工程。 阅读详情

一 创建tcl

基于已有工程的tcl复制工程进行演示,新建工程同理;

实现功能:将test工程使用tcl命令复制为test_copy

原test工程的script.tcl如下图

test工程的directive.tcl如下图

vs code打开并修改script.tcl文本如下

############################################################
## This file is generated automatically by Vitis HLS.
## Please DO NOT edit it.
## Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
############################################################
open_project -reset test_copy_hls               
##构建时使用reset重置;test_copy即为新的工程名
set_top convap                                
add_files bias.txt                          
##script.tcl的相对目录
add_files code/conv.cpp
add_files code/in.txt
add_files code/load.cpp
add_files code/output.txt
add_files code/utils.h
add_files code/weight.txt
add_files -tb code/main.cpp -cflags "-Wno-unknown-pragmas"
open_solution "solution1" -flow_target vivado
set_part {xczu15eg-ffvb1156-1-i}
create_clock -period 10 -name default
config_export -format ip_catalog -rtl verilog -vivado_clock 10
source "./directives.tcl"                   
##script.tcl的相对目录
csim_design
csynth_design
## cosim_design                             
##联合仿真不通过时可注释
export_design -rtl verilog -format ip_catalog

exit

注意:tcl文件中的注释使用## 要另起一行

二 创建工程目录

复制以上两个tcl文件,存放于文件夹<test_copy>下,并将工程代码存放于工程文件夹<test_copy/code>文件夹下,文件夹结构如下图

三 Vitis HLS命令行启动指令

打开Vitis HLS 2022.2 command prompt,切换到工程目录<test_copy>

C:
cd C:\Users\21164\Desktop\PRJ\test_copy

运行指令

vitis_hls -f script.tcl

等待程序运行结束,运行结束的命令行如下

运行后的工程文件夹如下

使用Vitis HLS GUI界面打开工程即可

Vitis HLS 2020.2使用Vitis Vision实例代码实现图像处理dilation 环境条件,首先需要安装opencv3.x版本,这个opencv是在执行test bench的时候才有用,个人理解就是能够生成处理后的图片,方便对比处理效果。不安装并不影响生成RTL kernel。官方文档说是以3.2版本开发的,如果安装的是opencv 4.x可能需要修改代码,才能运行,此外已经安装了最新版本的Vitis 2020.2软件 linux下安装opencv(opencv-3.4.12) 链接:https://opencv.org/releases/ sudo apt-get ins... 阅读详情

相关推荐

Linux下Vitis_HLS 启动失败解决办法

visit_hls启动失败

qq_44167995的博客 2135

利用批处理文件自动运行TCL脚本创建Vitis(SDK)工程

脚本化用好了能省去很多不必要的报错,能让工作更高效。

m0_73063250的博客 3772

Vitis HLS TCL脚本进阶:从基础命令到打造你的专属CI/CD流水线

本文深入探讨了如何利用TCL脚本将Vitis HLS集成到企业级CI/CD工作流中,提升FPGA开发效率。从模块化脚本设计到Jenkins流水线集成,详细介绍了工程化实践方法,包括版本控制策略、健壮性增强和团队协作规范,助力开发者实现自动化硬件算法开发。

weixin_30632089的博客 241

Vivado Vitis 2023.2 环境配置 Git TCL工程管理 MicroBlaze和HLS点灯测试

Vivado Vitis 2023.2 版本的安装, TCL脚本创建复原工程, Git版本控制, 用了4种方式来点灯, 纯Verilog, 基于MicroBlaze+GPIO的现有IP方式, HLS使用Cpp写自定义IP方式, HLS添加AXI接口接入MicroBlaze的纯Cpp开发方式.

weifengdq的专栏 8475

告别GUI!用Vitis HLS命令行+TCL脚本实现自动化综合的保姆级教程

本文详细介绍了如何利用Vitis HLS命令行和TCL脚本实现FPGA开发的自动化综合流程,告别低效的GUI操作。通过模块化脚本框架、参数化设计和高级自动化技巧,开发者可以大幅提升工作效率,确保结果一致性,并轻松集成到现有开发流程中。

weixin_29306317的博客 174

告别GUI!用Vitis HLS命令行+TCL脚本实现自动化FPGA设计(附完整脚本)

本文详细介绍了如何通过Vitis HLS命令行和TCL脚本实现FPGA设计的自动化流程,告别繁琐的GUI操作。文章涵盖了基础命令行操作、工程化脚本框架设计、高级参数化技巧以及与Make系统和持续集成的深度整合,帮助开发者提升设计效率和可复用性。

weixin_42561476的博客 117

通过命令行和TCL脚本运行Vitis HLS的完整指南

通过命令行和TCL脚本运行Vitis HLS提供了强大的自动化能力和灵活性。对于需要频繁迭代或在CI/CD环境中工作的开发人员来说,这是一项必不可少的技能。本文介绍的示例脚本展示了如何通过简单的TCL脚本控制HLS设计流程,从C仿真到RTL导出的每个步骤。自动化重复性工作创建可重现的设计流程在无GUI环境中运行HLS任务集成到更大的开发流程中批量处理多个配置和项目无论您是初学者还是有经验的HLS用户,命令行和TCL脚本都能帮助您提高工作效率,更有效地管理复杂的HLS项目。

kanhao100的博客 2561

Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程

Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程

Vitis2020.2加载老版本tcl文件

添加tcl文件如下:Tools->Run Tcl Script....在这里选择在附件下载的tcl文件。但是如果使用vitis2020.2去添加老版本的tcl文件会报错。解决办法:打开 tcl 文件,将版本相关的设置语句进行修改该使用的版本即可。

风间琉璃的博客 888

实测对比:DJI O3、Walksnail Avatar、HDZero三大高清图传,谁才是低延迟王者?

本文对DJI O3、Walksnail Avatar V2和HDZero三大高清图传系统进行了实测对比,重点分析其在FPV飞行中的低延迟表现。通过专业测试环境和量化数据,揭示HDZero在原生低延迟架构上的优势,DJI O3在画质与延迟间的平衡,以及Walksnail的动态码率调整特点,为不同场景下的选购提供决策依据。

weixin_30756499的博客 446

修改Avaya IP-Office电话交换机出厂自带的提示语音内容

1,本文的应用场景是在使用Avaya IP-office 500 v2电话交换机时,来电振铃超时后,会转入语音信箱,呼叫者会听到一条语音信箱留言的欢迎辞(…请留言…)。但我们单位情况比较特殊,首先是的IPO配置很精简,内嵌的语音信箱只能保留3天,用处不大;其次是用户没有收听语音信箱的习惯;第三是我们单位使用数字中继和DID,每人一个直拨号码,不通过总机转接。很多业务是单线联系,所以一旦来电无法接通,来电者可能完全无法联系到我们单位的其他同事。出于这三点原因,我们希望将语音信箱的欢迎辞,增加告知我们的总机电话

qlin4cn的博客 4919

Vitis HLS命令行与TCL脚本自动化实战指南

高层次综合(HLS)是FPGA加速开发的核心环节,而Vitis HLS作为Xilinx/AMD主推的HLS工具,其命令行接口与内嵌TCL脚本能力决定了工程化落地的可行性。TCL并非辅助语言,而是Vitis HLS真正的控制中枢——所有工程管理、约束配置、综合调度和报告提取均依赖TCL原生命令执行。相比GUI的状态机交互和Python的进程调用,TCL在性能、状态可见性与精细控制上具备不可替代性。它支撑着CI/CD流水线构建、多平台IP复用、参数化算子生成等关键场景,已成为量产级FPGA加速项目的技术基座。本

weixin_32239523的博客 230

IBM 3560M3 R5 坏盘更换记录

公司一台老旧 3650M3在日常巡查过程中发现硬盘报错

ddriv的博客 3944

vitis_hls命令

vitis_hls 命令默认以 GUI 模式打开。 要查看哪些选项可用于vitis_hls,可以使用-help选项: vitis_hls -help vitis_hls命令支持以下选项: -f <string>: 将指定的文件作为Vitis HLS命令的Tcl脚本源,并执行该脚本。 -i: This option invokes the tool in interactive mode with a command prompt, ready to receive any Vitis HLS

jerwey的博客 1924

RFSoC应用XCZU47DR八发八收FPGA设计方案

本文介绍了基于Xilinx XCZU47DR RFSoC芯片的八发八收FPGA设计方案。该方案采用集成射频数据转换器的SoC架构,支持8路14bit ADC(5GSPS)和8路14bit DAC(9.85GSPS),可直接处理5GHz以下射频信号。硬件设计包含高性能输入缓冲器、QMC校正和复杂混频器,适用于5G/6G通信、雷达、卫星通信等领域。文章详细阐述了ADC/DAC子系统参数,包括通道配置、采样率、带宽等特性,并提供了FPGA顶层模块的硬件接口设计,展示了多通道数据收发处理能力。该方案无需外置混频器,

toonyhe的博客 1788

AI时代敏捷开发新范式——意图驱动开发IDD

具体的功能代码、单元测试、集成测试用例,以及最终可运行的、支持PlantUML的Markdown转Word工具新版本。:业务方(如技术文档团队)反馈,现有的Markdown转Word工具在处理包含PlantUML代码块的文档时,无法正确生成图表,导致技术方案、架构图等关键信息丢失,严重影响了文档交付质量和团队效率。这不仅带来了交付周期显著缩短、资源效能倍增的可观收益,更深远的意义在于,它描绘了未来软件工业化、智能化的新图景:一个由精准意图驱动、AI自主执行、人类智慧引领的敏捷、高效、高质的新世界。

LiuJunjiang的专栏 551

解决 Vitis HLS 无法找到源文件的错误

Vitis HLS 无法找到您在脚本中指定的源代码文件。由于找不到任何源文件,HLS 无法进行综合设计,导致编译过程失败。

kanhao100的博客 1285

冗余位技术在SAR ADC中的动态误差恢复机制解析

本文深入解析了冗余位技术在SAR ADC中的动态误差恢复机制,详细介绍了其基本概念、动态误差产生原因及冗余位的容错空间设计、时序松弛策略和数字校正算法。通过实际电路设计案例和数学建模,展示了冗余位技术如何显著提升ADC的精度和能效比,同时探讨了未来发展方向。

weixin_28335283的博客 975

Vitis_HLS 的 TCL脚本不能移除设计文件 ,没有 remove_files (how could we remove file in Vitis HLS tcl script?)

HLS tcl 移除设计文件的一种方法

qq_17743307的博客 683

基于STM32F103的智能门禁门锁门卫系统设计

本文设计了一种基于STM32F103单片机的智能门禁系统,集成了密码、射频IC卡和指纹识别三种验证方式。系统采用模块化设计,包含MFRC522射频模块、AS608指纹模块、矩阵键盘、OLED显示和舵机控制等硬件,实现了身份验证、密码修改、IC卡/指纹管理以及安全防护功能。测试结果表明系统响应迅速(密码验证250ms、指纹验证600ms)、功耗低(待机50mA),且具备掉电密码保存功能。该系统操作简便、功能完善,适用于家庭和办公场所,具有较高实用价值。未来可扩展远程控制、人脸识别等功能以进一步提升智能化水平。

3254968421的博客 319

基于MATLAB的拉盖尔-高斯光束叠加相位模拟

首先,我们需要设置模拟所需的参数,如光腰半径、传播距离、光束的角动量等。其中,(U)表示光束的电场复振幅,(r)和(\phi)分别是极坐标系下的径向和角向坐标,(z)是传播距离,(A)是归一化系数,(w_p)是光束的光腰半径,(L_p^q)是拉盖尔多项式,(k)是波数,(l)是光束的角动量。通过修改模拟参数,如光腰半径、传播距离、角动量等,您可以进一步探索和理解拉盖尔-高斯光束的叠加相位效应。拉盖尔-高斯光束是一种特殊的光束模式,具有广泛的应用领域,包括光学信息处理、激光加工和量子光学等。

m0_47037246的博客 945

从理论到实践:Vitis-HLS-Introductory-Examples中的流水线设计与性能优化

Vitis-HLS-Introductory-Examples是Xilinx Vitis HLS工具的入门级示例项目,通过丰富的实例展示了如何利用高级综合技术将C/C++代码高效地转换为FPGA硬件实现。本文将聚焦于项目中的流水线设计技术,详解从理论概念到实际优化的完整流程,帮助开发者快速掌握提升FPGA加速性能的核心方法。 ## 一、FPGA流水线设计的核心价值与挑战 在FPGA开发中,流水

gitblog_00503的博客 1061

IDEA的使用指南

IDEA基于java的使用手册,可以最快速的上手,在使用中不断的丰富自己的使用技巧.

从零构建:基于TCL脚本的Vitis HLS自动化设计流程实战

本文详细介绍了如何从零开始构建基于TCL脚本的Vitis HLS自动化设计流程,涵盖环境搭建、基础脚本编写、进阶技巧及实战中的自动化架构。通过TCL脚本实现高效、一致的硬件设计流程,显著提升团队协作效率和项目可重复性,特别适合FPGA开发者和硬件加速工程师。

weixin_28688385的博客 330

OV9734 DATASHEET,完整规格书

OV9734完整规格书,包括电气参数,尺寸规格,寄存器配置表等

复分析 阿尔福斯(Ahlfors) 第三版答案 英文

答案分为十章,有部分习题没有答案,全英文复分析阿尔福斯(Ahlfors) 第三版答案

vitis hls如何打开工程文件;解决报错:使用vitis_hls命令提示‘vitis_hls‘ 不是内部或外部命令,也不是可运行的程序或批处理文件。

命令检查路径是否添加成功。

HS1617250的博客 237

ET2012新版免狗免安装绿色软件

ET2012新版免狗免安祖昂绿色软件。,新界面,新视觉,

10分钟上手Vitis HLS:基于Introductory-Examples的快速入门教程

想要快速掌握FPGA加速开发吗?Vitis HLS(高级综合)是AMD Xilinx提供的革命性工具,它允许开发者使用C/C++语言直接为FPGA编写硬件加速器。本教程将带你通过Introductory-Examples项目,在短短10分钟内掌握Vitis HLS的核心概念和实用技巧。无论你是硬件工程师还是软件开发者,这个完整的指南都将帮助你快速入门FPGA加速开发。 ## 🚀 Vitis H

gitblog_00761的博客 642

【亲测免费】 Vitis HLS 入门示例:加速您的硬件设计

Vitis HLS 入门示例:加速您的硬件设计 项目介绍 Vitis HLS(High-Level Synthesis)是Xilinx和AMD提供的一个强大的工具,它允许开发者使用C/C++语言编写硬件描述代码,并自动生成高效的硬件电路。为了帮助开发者更好地理解和使用Vitis HLS,Xilinx和AMD联合推出了“Vitis HLS 入门示例”项目。该项目包含了多个精心设计的示例,涵盖了从基...

gitblog_00812的博客 1010
上一篇: zynq7020 Block Design中添加BRAM控制器及BRAM
下一篇: Zynq 利用AXI4-lite联合AXI4-full对PS端DDR发起读写
mingyi的笔记
博客等级 码龄5年 62粉丝 20原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值