使用tcl命令搭建Vitis_HLS工程

Vitis hls使用tcl创建工程 【代码】Vitis hls使用tcl创建工程。 阅读详情

一 创建tcl

基于已有工程的tcl复制工程进行演示,新建工程同理;

实现功能:将test工程使用tcl命令复制为test_copy

原test工程的script.tcl如下图

test工程的directive.tcl如下图

vs code打开并修改script.tcl文本如下

############################################################
## This file is generated automatically by Vitis HLS.
## Please DO NOT edit it.
## Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
############################################################
open_project -reset test_copy_hls               
##构建时使用reset重置;test_copy即为新的工程名
set_top convap                                
add_files bias.txt                          
##script.tcl的相对目录
add_files code/conv.cpp
add_files code/in.txt
add_files code/load.cpp
add_files code/output.txt
add_files code/utils.h
add_files code/weight.txt
add_files -tb code/main.cpp -cflags "-Wno-unknown-pragmas"
open_solution "solution1" -flow_target vivado
set_part {xczu15eg-ffvb1156-1-i}
create_clock -period 10 -name default
config_export -format ip_catalog -rtl verilog -vivado_clock 10
source "./directives.tcl"                   
##script.tcl的相对目录
csim_design
csynth_design
## cosim_design                             
##联合仿真不通过时可注释
export_design -rtl verilog -format ip_catalog

exit

注意:tcl文件中的注释使用## 要另起一行

二 创建工程目录

复制以上两个tcl文件,存放于文件夹<test_copy>下,并将工程代码存放于工程文件夹<test_copy/code>文件夹下,文件夹结构如下图

三 Vitis HLS命令行启动指令

打开Vitis HLS 2022.2 command prompt,切换到工程目录<test_copy>

C:
cd C:\Users\21164\Desktop\PRJ\test_copy

运行指令

vitis_hls -f script.tcl

等待程序运行结束,运行结束的命令行如下

运行后的工程文件夹如下

使用Vitis HLS GUI界面打开工程即可

Vitis HLS 2020.2使用Vitis Vision实例代码实现图像处理dilation 环境条件,首先需要安装opencv3.x版本,这个opencv是在执行test bench的时候才有用,个人理解就是能够生成处理后的图片,方便对比处理效果。不安装并不影响生成RTL kernel。官方文档说是以3.2版本开发的,如果安装的是opencv 4.x可能需要修改代码,才能运行,此外已经安装了最新版本的Vitis 2020.2软件 linux下安装opencv(opencv-3.4.12) 链接:https://opencv.org/releases/ sudo apt-get ins... 阅读详情

相关推荐

Linux下Vitis_HLS 启动失败解决办法

visit_hls启动失败

qq_44167995的博客 2135

利用批处理文件自动运行TCL脚本创建Vitis(SDK)工程

脚本化用好了能省去很多不必要的报错,能让工作更高效。

m0_73063250的博客 3772

Vitis HLS TCL脚本进阶:从基础命令到打造你的专属CI/CD流水线

本文深入探讨了如何利用TCL脚本将Vitis HLS集成到企业级CI/CD工作流中,提升FPGA开发效率。从模块化脚本设计到Jenkins流水线集成,详细介绍了工程化实践方法,包括版本控制策略、健壮性增强和团队协作规范,助力开发者实现自动化硬件算法开发。

weixin_30632089的博客 241

Vivado Vitis 2023.2 环境配置 Git TCL工程管理 MicroBlaze和HLS点灯测试

Vivado Vitis 2023.2 版本的安装, TCL脚本创建复原工程, Git版本控制, 用了4种方式来点灯, 纯Verilog, 基于MicroBlaze+GPIO的现有IP方式, HLS使用Cpp写自定义IP方式, HLS添加AXI接口接入MicroBlaze的纯Cpp开发方式.

weifengdq的专栏 8475

告别GUI!用Vitis HLS命令行+TCL脚本实现自动化综合的保姆级教程

本文详细介绍了如何利用Vitis HLS命令行和TCL脚本实现FPGA开发的自动化综合流程,告别低效的GUI操作。通过模块化脚本框架、参数化设计和高级自动化技巧,开发者可以大幅提升工作效率,确保结果一致性,并轻松集成到现有开发流程中。

weixin_29306317的博客 174

告别GUI!用Vitis HLS命令行+TCL脚本实现自动化FPGA设计(附完整脚本)

本文详细介绍了如何通过Vitis HLS命令行和TCL脚本实现FPGA设计的自动化流程,告别繁琐的GUI操作。文章涵盖了基础命令行操作、工程化脚本框架设计、高级参数化技巧以及与Make系统和持续集成的深度整合,帮助开发者提升设计效率和可复用性。

weixin_42561476的博客 117

通过命令行和TCL脚本运行Vitis HLS的完整指南

通过命令行和TCL脚本运行Vitis HLS提供了强大的自动化能力和灵活性。对于需要频繁迭代或在CI/CD环境中工作的开发人员来说,这是一项必不可少的技能。本文介绍的示例脚本展示了如何通过简单的TCL脚本控制HLS设计流程,从C仿真到RTL导出的每个步骤。自动化重复性工作创建可重现的设计流程在无GUI环境中运行HLS任务集成到更大的开发流程中批量处理多个配置和项目无论您是初学者还是有经验的HLS用户,命令行和TCL脚本都能帮助您提高工作效率,更有效地管理复杂的HLS项目。

kanhao100的博客 2560

Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程

Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程

Vitis2020.2加载老版本tcl文件

添加tcl文件如下:Tools->Run Tcl Script....在这里选择在附件下载的tcl文件。但是如果使用vitis2020.2去添加老版本的tcl文件会报错。解决办法:打开 tcl 文件,将版本相关的设置语句进行修改该使用的版本即可。

风间琉璃的博客 888

从转发时钟到嵌入式时钟:CDR、CTLE与DFE在高速串行链路中的协同演进

本文深入探讨了高速串行链路中CDR、CTLE与DFE技术的协同演进。从转发时钟到嵌入式时钟的转变,详细分析了CDR的工作原理与实现架构,以及CTLE和DFE在信道损耗补偿和ISI干扰消除中的关键作用。通过实战案例展示了这些技术在28Gbps至112Gbps SerDes设计中的优化策略与性能提升。

weixin_42539414的博客 294

保姆级教程如何进行本地局域网布署openclaw小龙虾

全网唯一一篇一步步实战教程,图文并茂方式的方式教你如何本地部署安装小龙虾openclaw

zzw17wei的专栏 1467

Vitis HLS命令行与TCL脚本自动化实战指南

高层次综合(HLS)是FPGA加速开发的核心环节,而Vitis HLS作为Xilinx/AMD主推的HLS工具,其命令行接口与内嵌TCL脚本能力决定了工程化落地的可行性。TCL并非辅助语言,而是Vitis HLS真正的控制中枢——所有工程管理、约束配置、综合调度和报告提取均依赖TCL原生命令执行。相比GUI的状态机交互和Python的进程调用,TCL在性能、状态可见性与精细控制上具备不可替代性。它支撑着CI/CD流水线构建、多平台IP复用、参数化算子生成等关键场景,已成为量产级FPGA加速项目的技术基座。本

weixin_32239523的博客 230

Nginx健康检查实战:如何用第三方模块提升服务可用性(附详细配置)

本文深入探讨了如何通过集成第三方健康检查模块来提升Nginx的服务可用性。文章对比了Nginx默认被动检查的局限性,并详细介绍了主动健康检查的核心优势、主流模块选型,以及以nginx_upstream_check_module为例的实战部署与配置指南,帮助运维人员构建更可靠的负载均衡架构。

weixin_28331555的博客 308

vitis_hls命令

vitis_hls 命令默认以 GUI 模式打开。 要查看哪些选项可用于vitis_hls,可以使用-help选项: vitis_hls -help vitis_hls命令支持以下选项: -f <string>: 将指定的文件作为Vitis HLS命令的Tcl脚本源,并执行该脚本。 -i: This option invokes the tool in interactive mode with a command prompt, ready to receive any Vitis HLS

jerwey的博客 1924

零基础速成simulink代码生成——stateflow基础3

此专栏面向嵌入式工程没有matlab开发经验的人,可以快速学习和实践这门技术。MDB技术,越来越成熟和普遍,从手写代码转到基于模型开发已经是大势,不仅减少开发周期,还增加代码的复用性。汽车领域、医疗和算法建模广泛使用。

不断debug,优化中…… 1711

Python开发MCP Client

全部例子只是MCP Client访问MCP Server的过程,那么这样其实就失去了MCP协议的创建的初衷,和大模型集成后才能发挥MCP最大的作用。

Criss@陈磊 2973

解决 Vitis HLS 无法找到源文件的错误

Vitis HLS 无法找到您在脚本中指定的源代码文件。由于找不到任何源文件,HLS 无法进行综合设计,导致编译过程失败。

kanhao100的博客 1285

PyTorch深度学习实战(39)——少样本学习(Few-shot Learning)

小样本学习 (Few-shot Learning) 旨在解决在训练集中只有很少样本的情况下进行分类和推理的问题。在小样本学习中,我们希望通过利用已有的少量样本和先验知识来进行泛化,以便在面对新的、未见过的类别时能够做出准确的预测。这就要求模型能够从有限的训练样本中提取出有用的信息,并能够将这些信息应用到新类别的样本中去。在本节中,将介绍孪生、原型和关系网络的原理,并使用 PyTorch 实现孪生网络。

盼小辉丶的博客 1万+

Vitis_HLS 的 TCL脚本不能移除设计文件 ,没有 remove_files (how could we remove file in Vitis HLS tcl script?)

HLS tcl 移除设计文件的一种方法

qq_17743307的博客 683

【ComfyUI】Wan2.2 动态服饰描述驱动换装图生视频

本文介绍了一个基于ComfyUI的Wan2.2动态服饰描述驱动换装工作流,能通过自然语言描述实现人物图像的自动换装并生成动态视频。该工作流结合多模态输入、语言模型驱动生成和视频合成技术,包含图像加载、文本解析(使用Qwen2.5大模型)、潜变量编码、视频帧采样与插值(RIFE VFI)等核心模块,最终通过VHS_VideoCombine输出流畅换装视频。整个流程无需手动干预,支持从"哥特风格"到"未来装甲"等多样化服饰风格的精确转换,通过文本节点控制50-100

Mr数据杨 2587

使用MATLAB和Simulink来创建一个智能家居照明控制系统的仿真模型

智能家居中的智能照明控制系统旨在通过自动化手段优化家庭照明,提高能源效率和居住舒适度。这通常涉及传感器(如光敏传感器、运动传感器)、控制器(如微控制器或PLC)以及执行器(如调光器或开关)。在这个教程中,我们将使用MATLAB和Simulink来创建一个智能家居照明控制系统的仿真模型。

xiaoheshang_123的博客 221

从理论到实践:Vitis-HLS-Introductory-Examples中的流水线设计与性能优化

Vitis-HLS-Introductory-Examples是Xilinx Vitis HLS工具的入门级示例项目,通过丰富的实例展示了如何利用高级综合技术将C/C++代码高效地转换为FPGA硬件实现。本文将聚焦于项目中的流水线设计技术,详解从理论概念到实际优化的完整流程,帮助开发者快速掌握提升FPGA加速性能的核心方法。 ## 一、FPGA流水线设计的核心价值与挑战 在FPGA开发中,流水

gitblog_00503的博客 1061

C# WinForm 基于DirectShow.dll编写的程序,可边预览边保存视频,音频和图片

基于微软的DirectShow.dll的二次开发1.自动识别连接的摄像头跟麦克风且可以对其进行选择(默认选中第一个)2.可录制wmv和avi两种格式的视频并且都带有音频,avi可以录制的分辨率和帧数进行选择,wmv默认进行了淸晰度优化如不喜欢可去除代码中有相关提示3.可在预览点开之后进行拍照,也可边录制视频边拍照4.添加了视频和音频的压缩功能(酌情使用)这次二次开发发现C#对DirectShow的相关信息太少,这次做完也不敢藏私共享出来,还望大家指正

从零构建:基于TCL脚本的Vitis HLS自动化设计流程实战

本文详细介绍了如何从零开始构建基于TCL脚本的Vitis HLS自动化设计流程,涵盖环境搭建、基础脚本编写、进阶技巧及实战中的自动化架构。通过TCL脚本实现高效、一致的硬件设计流程,显著提升团队协作效率和项目可重复性,特别适合FPGA开发者和硬件加速工程师。

weixin_28688385的博客 330

文档:亲测可用解决vnc灰屏,黑屏,鼠标大黑叉情况

主要解决vnc-viewer灰屏,黑屏,鼠标大黑叉等现象,详细见文档。

android 蓝牙通讯demo

android 下蓝牙通讯demo,实现了发现蓝牙,使能蓝牙,通过蓝牙发送消息。

vitis hls如何打开工程文件;解决报错:使用vitis_hls命令提示‘vitis_hls‘ 不是内部或外部命令,也不是可运行的程序或批处理文件。

命令检查路径是否添加成功。

HS1617250的博客 237

怀旧版电脑GBC模拟器

再现原版GBC掌机的界面,电脑运行连游戏界面都一样大小,很怀旧,很真实,(英文版)强烈推荐,很小的文件,很难才找到的。

10分钟上手Vitis HLS:基于Introductory-Examples的快速入门教程

想要快速掌握FPGA加速开发吗?Vitis HLS(高级综合)是AMD Xilinx提供的革命性工具,它允许开发者使用C/C++语言直接为FPGA编写硬件加速器。本教程将带你通过Introductory-Examples项目,在短短10分钟内掌握Vitis HLS的核心概念和实用技巧。无论你是硬件工程师还是软件开发者,这个完整的指南都将帮助你快速入门FPGA加速开发。 ## 🚀 Vitis H

gitblog_00761的博客 642

【亲测免费】 Vitis HLS 入门示例:加速您的硬件设计

Vitis HLS 入门示例:加速您的硬件设计 项目介绍 Vitis HLS(High-Level Synthesis)是Xilinx和AMD提供的一个强大的工具,它允许开发者使用C/C++语言编写硬件描述代码,并自动生成高效的硬件电路。为了帮助开发者更好地理解和使用Vitis HLS,Xilinx和AMD联合推出了“Vitis HLS 入门示例”项目。该项目包含了多个精心设计的示例,涵盖了从基...

gitblog_00812的博客 1010
上一篇: zynq7020 Block Design中添加BRAM控制器及BRAM
下一篇: Zynq 利用AXI4-lite联合AXI4-full对PS端DDR发起读写
mingyi的笔记
博客等级 码龄5年 62粉丝 20原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值