- 博客(7)
- 收藏
- 关注
RSS订阅原创 baseline wander.correction
PCIe中的Baseline Wander Correction（BWC，基线漂移校正），是为解决高速传输中基线偏移问题而设的信号校正技术，对保障PCIe链路信号完整性至关重要。2. 核心作用：通过校正偏移的信号基线，恢复眼图正常张开状态，避免因基线漂移导致的误码率升高，确保接收端能准确解码高速传输的PCIe数据，适配PCIe Gen3及以上更高传输速率的性能需求。另外当传输连续相同比特数据时，也会导致信号基线偏离标准电平，这种偏移会缩小眼图张开度，影响信号识别。调整的是进来ac couple的拐点。
2025-11-12 20:49:36
189
原创 RX Jitter Tolerance
即使CDR具有很强的跟踪能力，但如果其他部分对抖动过于敏感，也会限制接收端的抖动容限。此外，RX Jitter Tolerance是从整个接收系统的角度来衡量对抖动的耐受程度，而CDR的跟踪能力主要侧重于时钟恢复电路本身的性能。CDR的跟踪能力是指其能够从接收的数据信号中准确恢复出时钟信号，并跟随信号中的抖动变化进行调整的能力。如果CDR能够快速、准确地跟踪输入信号的抖动，那么接收端就能够更好地容忍信号中的抖动，从而具有较高的RX Jitter Tolerance。
2025-05-23 11:26:13
379
原创 接口协议简单介绍
相比传统的PCI接口，PCIe有更高的带宽和更好的性能，而且可以灵活配置通道数量（如x1、x4、x8、x16等）来满足不同设备的带宽需求。它使用四条线：主出从入（MOSI）、主入从出（MISO）、串行时钟（SCK）和从设备选择（SS）。- 用于连接各种外部设备来实现简单的数字输入输出功能，例如连接按钮（作为输入）来检测按下动作，或者连接LED（作为输出）来控制其亮灭。- 用于连接微控制器和高速的外围设备，如SPI接口的闪存芯片、显示屏驱动芯片等，数据传输速度比I2C快，但是占用的引脚比I2C多。
2025-04-19 19:39:41
701
原创 pcie 5 的速率5GT/s什么意思
第二代PCI Express接口（简称 PCIe Gen2）的速率属性为5.0GT/s，这样的描述主要说明的是每条PCIe Gen2的Lane（Serdes）每秒可以完成5.0G bit的数据传输这一属性，无论对于宽度为x1、x2、x4、x8的PCIe Gen2接口都是适用的。而如果笼统的说“PCIe Gen2的速率为5.0Gbps“，则显得不太合适，因为对于一个x8的PCIe Gen2链路来说，它的8个Lane加在一起真正的数据传输能力实际可以达到40Gbps！重点在于描述物理层通信协议的速率。
2025-04-19 19:23:39
745
原创 mom mim和mos电容
mos电容单位面积电容更高，线性度差，一般需要接地或者电源，一般做大电容滤波使用。mim金属绝缘体金属电容:上下层金属间的电容效应。mom金属氧化物金属电容:插指电容。mim的匹配性比mom更好。
2025-04-07 14:42:27
411
转载 有源电感的学习
在低频下，电容可认为是开路，而PMOS栅端的输入阻抗又是无穷大，那么这个漏到栅的电阻可以忽略，负载变成了一个二极管接法的PMOS，这个电路的增益为NMOS和PMOS的增益之比，是一个较小的增益。在高频下，电容看做短路到地，这时候的负载电阻变成了PMOS的输出阻抗、NMOS的输出阻抗和栅漏电阻变量，变成了一个较大的负载，因为增益相比于低频提升，因此我们可以得到一条具备随着频率升高而增大的增益曲线，也就是说，这个电路呈现出了有源电感的特性。从频域的角度，电阻越大，频域的过冲越大，这与时域分析也是相吻合的。
2025-04-05 11:31:34
1031
原创 IR drop
二.分散式“小型发电站”：插入去耦电容（Decap），不止是滤电源噪声，而且在关键电路旁放置微型电容，就像在每个小区建储水池，突然用电时，电容瞬间释放存储的电能（一.电源网格设计：在芯片顶层铺设密集的电源网格（Power Grid）降低整体电阻，让电流能快速到达各个区域。三.分区供电：把芯片分成多个电压域（Voltage Domain），各自独立供电，避免一个区域耗电影响全局。四.动态监控：在芯片中嵌入电压传感器，实时监测IR Drop，发现电压不足时，自动降低频率或调节供电。
2025-04-04 12:28:04
434
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人