长秋草生-优快云博客

转载 FIR数字滤波器

有限冲激响应（Finite impulse response）滤波器是数字滤波器的一种，简称FIR数字滤波器。这类滤波器对于脉冲输入信号的响应最终趋向于0，即脉冲响应是有限的，因此得名。FIR滤波器使用卷积实现，前文介绍的滑动平均属于一种特殊的FIR滤波器，其卷积核为最简单的矩形脉冲。在上一节的内容中，我们介绍了滑动平均的主要目的是恢复时域信号波形，但受制于其糟糕的频域响应特性，滑动平均滤波器无法实现精准的频域信号分离。

2025-11-27 22:37:11 39

原创背景噪声滤除电路

本文提出了一种新型激光雷达背景噪声滤除电路，通过利用激光回波的时间和空间相关性来抑制噪声干扰。该电路包含STOP信号产生模块和计数器与阈值设置模块，采用D触发器和压控延迟单元实现。电路工作时首先产生可调宽度的时间窗口，然后通过计数器统计窗口内脉冲数并与预设阈值比较，决定是否产生STOP信号。仿真结果表明，该电路在2.5GHz至27kHz的频率范围内均能正常工作，能有效滤除不相关的噪声信号，同时保持对目标回波信号的检测能力。电路设计考虑了时序偏差控制和自复位功能，提高了系统的稳定性和可靠性。

2025-11-20 23:14:09 579

原创 HE 与 CLHE 原理综述及 Verilog 实现优化指南

图像对比度提升利器HE与CLHE技术解析传统的直方图均衡化(HE)通过累积分布函数(CDF)拉伸图像动态范围，可提升对比度20-30%，但会放大噪声并导致高光过度拉伸。改进的对比度受限直方图均衡化(CLHE)通过"削峰填谷"策略，将超过clip_limit的像素值重新分配到整个灰度范围，显著降低噪声功率65%的同时获得更自然的效果。硬件实现上，CLHE通过4点优化达到4K@60fps实时处理：1)伪双口RAM分时复用统计直方图；2)右移替代除法运算；3)256拍折叠流水线加速CDF计

2025-11-19 22:28:48 730

原创 VM虚拟机ubuntu无法联网解决办法

记录贴因为我也是因为VM虚拟机ubuntu无法联网搞了好几天，网上搜了好多帖子，也都尝试过，但是没啥用；解决方法都差不多，所以那些方法你们在优快云直接搜就能看见，我这里就不在赘述了。强调点：我感觉我应该是使用了vpn（科学上网）之后产生的问题，最后我才发现是IP网关出了问题。你们如果按我的方法检查IP没有问题，再去使用其他方法。

2024-04-14 13:21:05 5771 3

原创 Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例

1.当前在/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/build_dir.hw.xilinx_u50_gen3x16_xdma_5_202210_1/路径内，isppipeline需要带入输入图片的绝对路径参数，这里输入图片的路径是：/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/input.png。

2024-03-25 14:23:56 1329 1

原创 Vitis 库流程 - 在 Zynq 裸机设计中实现HLS图像处理函数示例

总而言之，该应用会以 DDR 存储器中的输入图像和映射阵列数据来配置此 IP，并指令此 IP 处理数据，然后将其写回 DDR 存储器中。此脚本将读取存储器中的“input_buffer”和“output_buffer”数据，并将数据分别另存为 input.data 和 output.data。函数会从图像中某一处提取像素，并将其重新放置到另一张图像中的某一处位置。在“Sources”窗口的“Sources”选项卡中，展开“Design Sources”，右键单击当前block design，单击“

2024-03-20 10:54:04 1354 1

原创 ZYNQ 图像处理（二）：ZYNQ裸机实现视觉库L1

接着上一篇文章，把Vitis HLS导出的IP核，放到Vivado的block design里面，在ZYNQ的裸机系统上实现HLS Vitis Vision库。

2024-03-17 19:36:01 800 2

原创 ZYNQ 图像处理（一）：Vitis HLS Vision库的仿真综合

目标就是在ZYNQ开发板上实现硬件加速图像处理的算法，完成一套异构（FPGA和ARM）嵌入式机器视觉系统（FPGA和ARM）。当然，这些都是自己科研课题的方向和目标，大家也可以尝试其他的思路。

2024-03-17 18:59:54 1339 3

原创基于Vitis HLS加速图像处理

Vitis Vision库是OpenCV和Vision功能的加速库，可在Vitis环境中使用，这些库的L1目录是示例设计。L1：最低级的代码，旨在用高级综合工具综合后，可以在Vitis（逻辑）中实现这些功能，或将其用作新IP开发的一部分。（2）将build文件复制到文件夹（xf_config_params.h）这个文件存放的是滤波器的参数。-std=c++0x（其他调用的.h文件的路径，否则将头文件复制到一个文件夹）（其他调用的.h文件的路径，否则将头文件复制到一个文件夹）8）在tb的cflags中添加。

2024-03-15 19:35:50 1243 1

转载 OpenCV图像处理：亚像素尺寸边缘轮廓提取

前言标定模板（Calibration Target）在机器视觉、图像测量、摄影测量以及三维重建等应用中起着重要的作用。它被用于校正相机的畸变，确定物理尺寸和像素之间的换算关系，并建立相机成像的几何模型。通过使用相机拍摄带有固定间距图案阵列的平板，并经过标定算法的计算，我们能够得到相机的几何参数，从而获得高精度的测量和重建结果。这种标定模板通常具有固定间距的图案阵列，例如棋盘格、圆点阵列等。这些图案提供了已知尺寸的参考点，使得可以精确地计算相机的内参（内部参数）和外参（外部参数）。

2024-03-06 10:11:07 3116 2

原创 ZYNQ图像处理：DMA接收数据进行处理

当使用Xilinx的AXI DMA（Direct Memory Access）IP核和Xilinx的Vivado工具链进行FPGA开发时，你需要设置中断处理函数以在DMA传输完成时调用。这个中断处理函数通常称为中断服务子例程（ISR，Interrupt Service Routine）。以下是一般的步骤：1.编写中断服务子例程（ISR）：首先，你需要编写一个函数，它将作为中断发生时的回调函数。这个函数应该执行在DMA传输完成时需要进行的操作。// 执行DMA传输完成时的操作。

2023-10-19 15:00:54 697 1

原创 FPGA使用HLS实现快速傅里叶变换 FFT

根据以上的结果，就可以计算出 n 点（n≠1，且 n<=N/2）对应的信号的表达式为： An/(N/2)*cos(2*pi*Fn*t+Pn)，即 2*An/N*cos(2*pi*Fn*t+Pn)。对于 n=1 点的信号，是直流分量，幅度即为 A1/N。这里， setSch(0x2AB) 是设置 scale，即蝶形算法的每一级右移的位数 [2 2 2 2 3]。setNfft 用来设置采样数据长度，这里定义 10，即 2 的 10 次方，表示 1024 个采样点， setDir用来设置正逆变换。

2023-06-29 16:45:51 1004 1

数字设计，基于Verilog的FIR滤波器

内容概要：本文介绍了基于Verilog语言设计并实现一个32阶线性相位有限冲激响应（FIR）低通滤波器的完整过程，采样率为30 MHz，截止频率为2 MHz。利用MATLAB的FDATool工具设计滤波器系数，采用凯泽窗优化频率响应，并在Quartus平台上完成Verilog硬件描述与综合，通过ModelSim进行功能仿真验证。输入信号由1 MHz、4 MHz、7 MHz正弦波叠加构成，仿真结果表明该滤波器能有效保留低于2 MHz的信号成分，显著抑制高频干扰，实现良好的低通滤波效果。文章还展示了RTL视图和内部数据流结构，验证了线性相位FIR滤波器在FPGA上的可行性与高效性。; 适合人群：具备数字信号处理基础及FPGA开发经验的电子工程、通信工程及相关专业学生或技术人员；熟悉Verilog和MATLAB工具链的初、中级开发者；从事嵌入式信号处理系统设计的研发人员；使用场景及目标：①掌握FIR滤波器的基本原理与线性相位结构设计方法；②学习MATLAB辅助设计滤波器系数并与FPGA硬件实现相结合的流程；③理解基于Verilog的FIR滤波器模块划分、资源优化与仿真验证全过程；④应用于通信系统、音频处理或传感器信号调理等需要实时数字滤波的场景；阅读建议：建议结合MATLAB FDATool实际操作滤波器系数提取，并在Quartus与ModelSim环境中同步搭建工程，逐步实现各模块代码编写与仿真分析，重点关注系数对称性带来的硬件优化机制及多模块协同工作机制。

2025-11-20

一种FIR滤波器数字设计

内容概要：本文围绕现代工程应用背景，系统阐述了一种通用数字FIR滤波器的设计方法，重点分析了基于FIR滤波器的成形滤波器、多相滤波器和CIC滤波器的原理与应用。文章结合Matlab与Vivado软件，详细介绍了滤波器参数配置、系数文件（coe）生成与导出流程，并通过FPGA平台进行仿真验证。分别对成形滤波器实现信号带限处理、多相滤波器实现多通道相位控制、CIC滤波器实现高效低延迟抽取滤波进行了仿真实验，结果表明所设计的滤波器能有效处理信号，具备良好的可靠性与适用性。; 适合人群：具备数字信号处理基础知识，熟悉Matlab和FPGA开发流程的电子信息类专业学生、工程师及科研人员，尤其适用于从事测控通信、软件无线电等相关领域的技术人员；使用场景及目标：①掌握FIR滤波器在通信系统中的典型应用，如信号成形、抗混叠、多相处理等；②学习从Matlab设计到FPGA实现的完整数字滤波器开发流程；③理解CIC滤波器在高速抽取中的优势及其与传统FIR滤波器的性能对比；阅读建议：建议读者结合Matlab与Vivado软件动手实践文中案例，重点关注滤波器参数设置、coe文件生成与IP核配置环节，深入理解时域与频域仿真结果，强化理论与工程实现的联系。