- 博客(2)
- 收藏
- 关注
RSS订阅原创 数字IC学习
设计文件与testbench区别设计文件属于硬件描述，即采用verilog语言描述器件完整功能，testbench为模拟器件运行状态，对器件进行仿真。器件描述/设计文件module接口定义：inputoutput定义寄存器位数alwaysendmoduletestbench：timescale **ns/**nsmodule接口定义：reg or wire例化端口与接口initialendmodule...
2022-03-18 22:06:31
248
原创 数字IC学习初步
1、软件安装modelsim & quartus II问题：破解未成功导致软件未能运行解决：在运行patch_dll.bat后稍等一段时间后即可生成一个TXT文本，将其另存为LICENSE.TXT，另存路径选择你安装目录的win64文件夹下（任意路径均可）后续需要更改环境变量，在填写文件位置时，LICENSE需添加后缀，例如：F:\modelsim\LICENSE.TXT...
2022-03-14 09:31:22
162
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人