weixin_52849254的博客

这段代码通过配置GPIO引脚、比较器输入、内部DAC、数字滤波器、输出信号、滞后、斜坡发生器等，初始化了四个CMPSS模块。这些函数与CMPSS1Driver_Init类似，但是它们配置的是不同的CMPSS模块（CMPSS2、CMPSS3和CMPSS4）。这些代码配置了GPIO和交叉开关（XBAR），用于将比较器的输出连接到其他模块。所谓比较器，正端输入大于负端输入时，输出高；这些代码设置了比较器的控制寄存器，包括输入源、是否反转输出等。这些代码配置了数字滤波器，用于减少比较器输出的噪声。

这些事件都会直接影响动作模块。每个 ePWM 模块都有一个自己的时间基准单元（时基单元） ， 用来决定该 ePWM模块相关的事件时序， 通过同步输入信号可以将所有的 ePWM 工作在同一时基信号下， 即所有的 ePWM 模块级联在一起， 处于同步状态， 在需要时， 可以看成是一个整体。时基TB子模块、计数比较CC子模块、动作AQ子模块三个模块就可以完成PWM波的输出，死区DB子模块、斩波PC子模块、TZ子模块、数字比较DC子模块、中断ET子模块这些模块只是PWM的优化，让PWM锦上添花。

发送器和接收器具有单独的中断启用位。⑨可编程的中断级： 发送和接收 FIFO 都能产生 CPU 中断， 只要发送 FIFO 状态位 TXFFST（位 12-8） 与中断触发优先级 TXFFIL（位 4-0） 相匹配， 就产生一个中断触发， 从而为 SCI 的发送和接收提供一个可编程的中断触发逻辑。如果ISR在下一个起始位开始之前没有完成(在RX线再次变低之前)，SCI模块在错误的位置开始读取起始位，因此可能会错误地读取所有位，直到下一个正确对齐的起始位(当ISR有足够的时间在再次开始位之前处理)。

逐次逼近法的转换过程是： 初始化时将逐次逼近寄存器各位清零， 转换开始时， 先将逐次逼近寄存器最高位置 1， 送入 DA 转换器， 经 DA转换后生成的模拟量送入比较器， 称为 U0， 与送入比较器的待转换的模拟量 Ux进行比较， 若 U0

当系统时钟（SYSCLKOUT） 来一个脉冲， PSCH： PSC 预定标计数器减 1， 当 PSCH： PSC 预定标计数器减到 0 的时候， 预定标计数器产生下溢后向定时器的 32 位计数器 TIMH:TIM 借位， 即 TIMH:TIM 计数器减 1， 同时 PSCH： PSC 可以重载定时器分频寄存器（TDDRH： TDDR） 的值；每个系统时钟都会使定时器16位的预定标计数器减一，当16位的预定标计数器减到0时，16位的预定标计数器重置，同时32位计数器减一。（3） 定时器的设置。

INTOSC1是一个备份时钟源，通常只对看门狗定时器和缺失的时钟检测电路(MCD)进行时钟时钟。时钟源通过芯片内部锁相环，最终得到CPU时钟为100MHZ，即系统时钟，系统时钟直接为系统级外设提供时钟，对于通讯外设、控制外设则有独立的时钟门控，由PCLKCRx寄存器控制，也就是说通讯外设、控制外设在使用时需要设置寄存器开启时钟。设备支持外部时钟源(XTAL)，可以作为主系统时钟源和can位时钟源。上一节中讨论的时钟源可以相乘(使用PLL)并进行分解，以产生应用程序所需的时钟频率。这个过程产生一组派生时钟。

SCI接口如图各SCI信号名称的汇总描述如表。

在本章前面，所有的讨论都描述了单个模块的操作。为了便于理解一个系统中多个模块的协同工作，文中对ePWM模块的描述用简化的框图表示，如图17-58所示。这个简化的ePWM模块只显示了解释如何通过多个ePWM模块一起工作来控制多开关电源拓扑所需的关键资源。

本例假设:TBCLK = 10ns (100MHz) PWM频率= 1.25MHz (1/800ns)所需的PWM占空比，PWMDuty = 0.405(40.5%)粗步PWM周期，PWMPeriod (800ns/10ns) = 80每粗步在180ps (10ns/180ps)时MEP步数，MEP_ScaleFactor = 55值以保持CMPAHR在1-255范围内，小数舍入常数(默认值)= 0.5 (Q8格式中的0080h)CMPA寄存器的空值转换CMPA寄存器值= int(PWMDuty。

ePWM横杠的结构如图17-57所示。该模块可以选择各种触发源到8个专用EPWM跳闸输入中的任何一个，即TRIP4、TRIP5、TRIP7、TRIP8、TRIP9、TRIP10、TRIP11和TRIP12。有关X-BAR模块的更多信息，包括X-BAR标志，请参阅交叉栏(X-BAR)一章。

在启用时钟和配置相应ePWM外设的行程输入之前，用户负责在所选引脚上驱动正确的状态，以避免trip信号的杂散锁存。

事件触发子模块监视各种事件条件(如图17-46左侧的输入所示)，并且可以配置为在发出中断请求或ADC开始转换之前预缩放这些事件。事件触发的预缩放逻辑可以发出中断请求和ADC的转换开始:•每一个事件•每一秒事件•每15个事件•ETSEL -选择触发中断或启动ADC转换的可能事件。•ETPS -该程序的事件预缩放选项上面提到的。•ETFLG -这些标志位表示所选和预缩放事件的状态。•ETCLR -这些位允许使用软件清除ETFLG寄存器中的标志位。

此外，当一次触发事件发生时，设置一次触发事件标志(TZFLG[OST])，并且在TZEINT寄存器和中断控制器中启用时生成EPWMx_TZINT中断。此外，当一个逐周期的跳闸事件发生时，设置逐周期的跳闸事件标志(TZFLG[CBC])，并且在TZEINT寄存器和中断控制器中启用时生成EPWMx_TZINT中断。此外，设置相关的直流跳闸事件标志(TZFLG[DCAEVT1/2] / TZFLG[DCBEVT1/2])，并在TZEINT寄存器和中断控制器中启用时生成EPWMx_TZINT中断。

单脉冲模块是提供高能量的第一个脉冲，以确保硬和快速电源开关打开，而随后的脉冲维持脉冲，确保电源开关保持打开的功能。为了辅助栅极驱动设计人员，第二脉冲和后续脉冲的占空比已被编程。这些持续脉冲确保在接通期间电源开关门上保持正确的驱动强度和极性，因此可编程占空比允许使用软件控制对设计进行调整或优化。单次和占空比控制的细节将在下面的章节中讨论。图17-40显示了第一个和随后的持续脉冲，表17-12给出了EPWMCLK = 80MHz可能的脉宽值。第一脉冲的宽度可以被编程为16个可能的脉冲宽度值中的任何一个。

当选择全局加载模式时，将内容从影子寄存器传输到活动寄存器，对于启用此模式的所有寄存器，发生在与全局阴影到活动负载控制寄存器(GLDCTL)中的配置位定义的相同事件中。•模式6:旁路上升沿延迟(RED)和模式7:旁路下降沿延迟(FED):最后表17-9中的最后两个条目显示了绕过下降沿延迟(FED)或上升沿延迟(RED)块的组合。相对于使用死带子模块的a通道的移相b通道，额外的工作模式对于相对于ePWMxA和ePWMxB输出的工作占空比的RED和FED延迟的选择有限制。zero时，不能使用零的死带值。

动作限定符子模块操作如图所示为方便起见，表总结了可能的输入事件。软件强制动作是一个有用的异步事件。这一控制由AQSFRC和AQCSFRC寄存器处理。如果CSFA不使用阴影模式，则必须配置RLDCSF位来关闭阴影模式。动作限定符子模块控制两个输出EPWMxA和EPWMxB在发生特定事件时的行为。动作限定子模块的事件输入通过计数器方向(向上或向下)进一步限定。这允许在倒计时和倒计时阶段对输出进行独立操作。

该值将持续与计数器A (CMPA)、计数器B (CMPB)、计数器C (CMPC)和计数器D (CMPD)寄存器进行比较。当时基计数器等于其中一个比较寄存器时，反比较单元生成一个适当的事件。•控制PWM占空比，如果动作限定子模块使用反比较A (CMPA)和反比较B (CMPB)进行适当配置。—CTR = CMPD:时间基计数器等于反比较D寄存器(TBCTR = CMPD)—CTR = CMPA:时基计数器等于A寄存器(TBCTR = CMPA)•Down-count模式:用于产生不对称的PWM波形。

在输入模式下，输入信号可以设置极性GPyINV寄存器（如果输入为1，并设置了输入极性反转，则输入反转为0），然后输入信号可以作用域低功耗模式控制，也可以被采样，如果被采样，配置寄存器GPyCTRL，与GPyQSEL1-2可以配置采样的周期与采样类型，其中采样周期是对应的是对系统时钟进行分频设置，采样类型有4种（同步采样、3次采样、6次采样、异步采样）采样之后，输入信号才会被传输到外设模块或Input XBar模块。对于三采样窗口，采样窗口宽度为两个采样周期宽，采样周期定义如表所示。

ADC模块是一个12位逐次逼近(SAR)风格的ADC。ADC由一个核心和一个包装器组成。该核心由模拟电路组成，模拟电路包括通道选择MUX、采样保持(S/H)电路、逐次逼近电路、参考电压电路和其他模拟支持电路。封装器由配置和控制ADC的数字电路组成。这些电路包括可编程转换逻辑、结果寄存器、模拟电路接口、外设总线接口、后处理电路和其他片上模块接口。每个ADC模块由一个采样保持(S/H)电路组成。ADC模块被设计为在同一芯片上复制多次，允许多个ADC同时采样或独立操作。ADC封装器是基于转换开始(SOC)的。

比较器子系统是围绕许多模块构建的。每**个子系统包含两个比较器，两个参考12位dac和两个数字滤波器。**该子系统还包括一个斜坡发电机。**斜坡发电机只能向下倾斜。**比较值在每个模块内用“H”或“L”表示，其中“H”和“L”分别代表高和低。**每个比较器产生一个数字输出，该数字输出指示正输入端的电压是否大于负输入端的电压。**比较器的正输入由外部引脚驱动(参见模拟子系统章节，了解CMPSS可用的多路复用选项)。负输入可以由外部引脚或可编程参考12位DAC驱动。

该器件上的模拟模块包括模数转换器(ADC)、温度传感器和比较器子系统(CMPSS)。

由于ePWM X-BAR、CLB X-BAR和Output X-BAR之间的输入是相似的，所以所有X-BAR模块都利用一组输入标志来指示哪些输入信号已被触发。请注意，ePWM X-BAR的体系结构与GPIO输出X-BAR的体系结构相同(输出锁存器除外)。关于每个输入X-BAR如何连接到整个设备中的其他IP块的其他详细信息，请在与该IP相关的章节中查找对输入X-BAR的引用。CLB X-BAR的架构如图所示。注意，CLB X-BAR的体系结构与GPIO输出X-BAR的体系结构相同(输出锁存器除外)。

除了cpu控制的I/O能力外，多达12个独立的外设信号在单个gpio启用引脚上多路复用。每个引脚输出可以由外设或CPU主机之一控制。有多达8个可能的I/O端口:•A口由gpio ~ gpio31组成•B口由gpio32 ~ gpio63组成•C口由gpio64 ~ gpio95组成•D口由gpio96 ~ gpio127组成•E口由gpio128 ~ gpio159组成•F口由gpio160 ~ gpio191组成•G口由gpio192 ~ gpio223组成。

每个PIE组有一个16位的使能寄存器(PIEIERx)，一个16位的标志寄存器(PIEIFRx)和一个在PIE确认寄存器(PIEACK)中的位。中断是一个信号，它导致CPU暂停当前的执行，并分支到称为中断服务例程(ISR)的另一段代码。如果这两个启用的通道的中断同时发生，并且没有其他启用的和挂起的中断，则通道1.1首先由CPU服务，通道2.1留下挂起。该系统允许CPU处理一个中断，而其他正在等待，实现和优先级嵌套中断在软件中，并在某些关键任务期间禁用中断。PIE返回标记和启用的组中编号最低的通道的向量。

Timer0和Timer1可以在用户应用程序中使用。Timer2保留给实时操作系统使用(例如，TI-RTOS)。如果应用程序没有使用使用该计时器的操作系统，则可以在应用程序中使用Timer2。定时器中断信号(TINT0、TINT1、TINT2)连接如图所示。A.定时器寄存器连接到C28x处理器的存储器总线上。B. CPU定时器同步到SYSCLKOUT。CPU定时器中断信号和输出信号。cpu定时器，周期寄存器。

LSPCLK（低速外设时钟）的频率为 37.5MHz，SCI的分频因子为 8（由于设置了 SCIHBAUD 和 SCILBAUD 分别为高8位和低8位），所以分频后的SCI时钟频率为 37.5MHz / 8 = 4.6875MHz。这段代码实现了串口SCI（串行通信接口）的初始化以及向串口发送数据的功能，并且通过函数重定向，将标准库的输出函数重定向到串口SCI上，实现了通过类似于标准库的 printf 函数的格式化字符串向串口SCI发送数据的功能。：用于存储接收到的字符串的字符数组，初始值全部为0。

DSP开发软件css(10)使用基础(汉化、工程导入、设置目标配置文件、选择仿真器和芯片型号、添加文件|库路径、编译下载等操作）

0);/** @brief 串口打印重定向*/return _c;return _c;for(i=0;i

这行代码使用了MemCopy函数，将数据从Flash存储器的RamfuncsLoadStart地址复制到RamfuncsRunStart地址，复制的长度由RamfuncsLoadEnd和RamfuncsLoadStart之间的差值确定。这样做的目的是将时间敏感的代码和FLASH配置代码加载到RAM中运行，以提高执行速度和响应时间。总体来说，这段代码的目的是将时间敏感的代码和FLASH配置代码从Flash存储器复制到RAM中，并在RAM中运行，以提高执行效率和响应时间。main函数添加下列内容（一般添加在。

安装css，的时候出现上面内容，并导致无法安装css，上面内容报错原因是：Unicode字符检查->您的临时目录路径包含Unicode字符，这些字符可能破坏套接字。我的出错原因:电脑买的比较早，那时候不懂电脑，用户名只用了中文，后来懂电脑了，只修改了登录账号的用户名，其他原来相关的目录名，并没有修改为非中文，想重装系统，但资料比较多，还没全部整理完。查看用户目录，用户名为中文，而temp目录在用户目录的子目录下，也会有中文。上面查看，我的目录下有中文，导致出现开头错误，下面为解决办法。

这一行代码设置 SCI 控制寄存器 (SciaRegs.SCICCR)，包括停止位的设置为1位(1 stop bit)、不启用环回测试(No loopback)、不使用奇偶校验(No parity)、数据位设置为8位(8 char bits)、异步模式(async mode)和空闲线协议(idle-line protocol)。这两行代码将之前计算得到的高位波特率寄存器值(scihbaud)和低位波特率寄存器值(scilbaud)写入 SCI 的波特率寄存器，从而配置 SCI 的通信波特率。

该方法新建的工程支持寄存器开发，同时也支持库函数开发，新建后移动该工程也不需要重新修改路径，路径使用变量定义，使用方便、移植性能高