木林学长的博客

​ 项目实现的是支持RISCV64IM一款五级流水线，可支持机器模式，带有ICACHE和DCACHE，总线使用的AXI4协议连接SOC，其中SOC包含APB和chiplink等协议。可以运行RT-Thread等系统 （最后的代码在./npc/vsrc/)其中vsrc为五级流水线版本，superscalar文件夹为乱序双发射版本。(但是由於使用的記分板的實現方式所以後面增加difftest需要增加一個沒有必要的順序提交，所以就算是個半成品吧， 但是超標量的問題都會遇到，可以用來作為例子入坑超標量)

AXI4总线的介绍，大家英文文献啃的好的可以忽略，去看官方手册，知乎发现一个介绍的还计较详细的文章。供参考https://zhuanlan.zhihu.com/p/398540471

RISCV testbench交叉编译riscv64-linux-gnu工具gcc链接 -staticobjdump总结riscv64-linux-gnu工具这里大家在对自己的RISCV小核进行测试的时候可以使用这个交叉编译工具进行testbench编写。为什么说是对小项目测试呢，因为大项目不可能没用过这个东西，所以咱们这里面对的还是RISCV入门的选手们。gcc关于GCC想必大家早已经是耳熟能详，那么我们这里选用的是使用在本机的架构上安装别的架构的gcc工具实现交叉编译链接 -static那

关于RISCisa的小端访存指令详解RISC ISA ARCHriscv or MIPS load and storeload and store 详解可能会有的疑惑总结大家好我是木林，我之前有说要连载的RIACV系列好像就先停滞一下吧，确实挺忙的，那么前一段时间一直在考虑一个问题，就是体系结构的一个方面，就是为什么访存指令的后*位用来确定是某一字节，一直很疑惑，直到最近研究超标量处理器的时候去设计cache的时候才真真正正的理解了为什么，也可以说真真正正的理解了SRAM把。好了废话不多说。下面展示一