- 博客(5)
- 收藏
- 关注
RSS订阅原创 Inverter（Notgate）
这个电路与之前的电路类似，但有一点不同。在从输入线in连接到输出线out时，我们将实现一个反相器（或“非门”）而不是一条简单的导线。赋值语句将不断地将in的反相值驱动到输出线out上。使用赋值语句 assign 将 out 赋值为 in 的反相值即可。创建一个实现非门（NOT gate）的模块。
2025-09-30 15:32:31
245
原创 Four wires（Wire4）
绿色箭头表示连接线，但它们本身并不是线。模块本身已经声明了7条线（命名为a、b、c、w、x、y和z）。这是因为输入和输出声明实际上已经声明了线，除非另有说明。因此，赋值语句不是创建线，而是实现已经存在的7条线之间的连接。当您有多个赋值语句时，它们在代码中出现的顺序并不重要。与编程语言不同，赋值语句（“连续赋值”）描述的是事物之间的连接，而不是从一个事物复制值到另一个事物的动作。下面的图示说明了电路的每个部分如何对应于每一段Verilog代码。从模块外部看，有3个输入端口和4个输出端口。
2025-09-30 15:16:34
679
原创 Simple wire（Wire）
与物理线不同，Verilog 中的线（以及其他信号）是单向的。赋值是“连续的”，因为即使右侧的值发生变化，赋值也会一直持续。模块和端口声明创建了电路的黑色部分。框外的部分不是你关心的，但你应该知道你的设计是通过将信号从我们的测试线束连接到你的 top_module 的端口来进行测试的。输入端口由模块外部的某物驱动，而输出端口驱动外部的某物。除了连续赋值外，Verilog 还有三种其他类型的赋值语句，它们用于过程块中，其中两种是可综合的。创建一个模块，该模块有一个输入和一个输出，其行为类似于线（wire）。
2025-09-30 14:44:56
723
原创 Output Zero（Zero）
💡 HDLBits 使用 Verilog-2001 ANSI 风格的端口声明语法，因为它更容易阅读并减少输入错误。如果你愿意，也可以使用较旧的 Verilog-1995 语法。2. Verilog-2001的格式，端口的方向和名称在同一行声明，便于快速理解每个端口的用途。现在你已经完成了之前的问题，让我们看看你能否在没有提示的情况下完成一个简单的问题。1. Verilog-1995 的格式，将端口列表和端口方向分开声明，方便例化。构建一个没有输入和一个输出的电路，该输出始终输出一个常数0。
2025-09-30 14:15:01
446
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人