weixin_50082444的博客

2. 当A输出低电平时，NMOS的寄生二极管导通，电流从B芯片输出端上拉的3.3V通过A芯片流至GND，此时虽然二极管的压降为0.7V，源极电压被钳至在0.7V，但是栅极为3.3V大于源极并且Vgs = 2.6V，超过NMOS导通阈值电压，NMOS导通，电流从漏极流向源极，芯片B会收到A传来的低电平。1. 当A输出高电平时，Q1栅极(G)和源极(S)均为3.3V，Vgs = 0V，NMOS截止，芯片B由上拉电阻拉高至高电平，从而实现A发送高电平，B接收高电平。方向2：芯片B 向 芯片A 发送数据。

在这个电路中，NMOS管（Q1）的漏极（Drain）连接到FPC1的2号引脚，用于控制该引脚的电平状态。这里我们主要分析一下 该原理图中的背光电路，有两种电路，一种是上图的BL连接电路，采用NMOS管，另一种是使用三极管。当单片机向BL引脚输出低电平信号时，NMOS管的栅极电压接近地电平（GND），栅极与源极之间的电压差不足以使NMOS管导通，因此NMOS管处于。R36（10K）：作为下拉电阻，确保在BL引脚未被驱动时，NMOS管的栅极电压接近地电平，保持NMOS管处于截止状态。