- 博客(8)
- 收藏
- 关注
RSS订阅原创 verilog语法杂项小笔记
SV中always@*对过程块调用的函数中读取的信号不能推断为敏感变量。这个算是强制规定，因为log2(x) 的定义域x>0,正常是取不到0的。而always_comb的敏感列表包含函数读取的信号。$clog2后面只能跟常数。
2024-06-11 16:47:22
222
原创 verilog中的数组
引用即为：assign data[2][31:0] = 32’b0;//意思是第2组data赋值为32’b0。声明：reg [31:0] data[i];引用：data[i] [2]
2024-06-11 16:41:18
367
转载 for循环中 genvar和int的区别
1、genvar循环用于产生多套电路，各套电路之间必须独立；int循环可以用于同一个逻辑的累积赋值，例如累加，但是也可以用于多套独立组合逻辑描述。2、genvar循环一定在过程块之外（always，initial），int循环一定在过程块内部。Verilog for 循环中的genvar和int的区别。
2024-06-11 16:29:07
326
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人