ADE7878ACPZ-RL引脚分析

原创已于 2023-02-20 15:30:06 修改 · 657 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#单片机 #stm32 #嵌入式硬件

于 2021-06-19 17:01:54 首次发布

这篇内容详细解析了一款微控制器的引脚功能，包括PM0和PM1模式选择、复位引脚操作、数字电源输出、模拟输入通道、PGA配置、基准电压源及滤波器设置，同时涵盖了电源电压、时钟、中断请求和SPI/I2C接口的说明。

参考电路
在这里插入图片描述

引脚分析：
1/10/11/20/21/30/31/40 NC
2脚3脚PM0PM1选择功耗模式
在这里插入图片描述
4脚复位引脚低电平有效正常工作模式下此脚需保持10us
5脚 dvdd 数字ldo 2.5v输出与4.7uf电容和220nf陶瓷电容并联（去耦），不要接外部vcc
6脚数字地
7/8脚电流通道A模拟输入与电流传感器配合使用，全差分电压输入最大差分电平±0.5v，另内部有PGA
9/12脚电流通道B模拟输入
13/14脚电流通道C模拟输入
15/16脚零线电流通道N模拟输入，另内部有PGA与ABC不同
17脚通过该引脚使用1.2v片内基准电压，也可以外部连接1.2v±8%基准电压电源。复位后使能片内基准电压源，与4.7uf电容和100nf陶瓷电容并联（去耦）
18/19/22/23脚电压通道模拟输入，与电压传感器配合使用，单端电压输入，最大信号电平为相对于VN的±0.5 V，另内部有PGA
24脚 avdd 模拟ldo 2.5v输出与4.7uf电容和220nf陶瓷电容并联（去耦），不要接外部vcc
25脚模拟地，抗混叠滤波器、电流传感器和电压传感器等所有模拟电路使用此安静的基地基准。
26脚电源电压正常模式下电源为3.3v±10%，其他模式维持在2.4~3.7v，与10uf电容和100nf陶瓷电容并联至AGND
27/28脚主时钟，连接外部晶振，额定工作性能要求的时钟频率为16.384 MHz
29/32脚中断请求输出低电平有效
33/34/35脚校准频率(CF)逻辑输出，根据CFMODE寄存器提供功率信息，按比例调整满量程输出频率
36脚 SCLK/SCL SPI串行时钟输入/I2C输入
37脚 MISO/HSD SPI接口数据输出/HSDC端口
38脚 MOSI/SDA SPI接口数据输入/I2C数据输出
39脚 SS/HSA SPI接口从机选择/HSDC端口有效
EP脚中心焊盘连接AGND和DGND