weixin_48576628的博客

原创 华为灵衢超节点参考架构白皮书深度解读

它把 CPU、GPU 和内存全连进一个池子，让它们像在同一台机器里一样直接对话。延迟压到百纳秒级，带宽提升十倍不止。实测效果挺猛：训练时通信开销降了八成；推理时吞吐量能提四到六倍；连云主机的热迁移都能压到 50 毫秒内，业务根本不掉线。华为这份灵衢超节点白皮书，核心就一句：别再拿服务器硬堆算力了，直接用一套总线把整个机房“焊”成一台超级计算机。现在大模型算力每半年就翻倍，但芯片之间的通信带宽八年才涨了几倍。昂贵的算力全在等数据，白白空转。底层换成总线逻辑后，上层业务几乎不用改代码，一套架构通吃所有场景。

原创 超节点 Scale-Up：光互联 vs 电互联 CPO vs 可插拔光模块

超节点Scale-Up面临带宽与距离的瓶颈，光互联突破电互联（铜缆）1~2米极限，实现跨机柜大规模扩展，具备高带宽密度、低功耗（长距）、抗干扰等优势，但成本高、可靠性与运维复杂。短距柜内仍以铜缆为主，跨柜则依赖光互联。在光互联内部，可插拔模块短期主流，长期将向CPO演进——通过近芯片封装降低30%~50%功耗、突破密度瓶颈，尽管面临维护难、良率低挑战。产业实践显示：铜用于柜内，光用于规模扩展，CPO驱动未来高速演进。

原创 UALink 技术白皮书解读

UALink：把 1024 张加速卡织成一台机器的新标准，开放、无损、亚微秒延迟

原创 RTX Spark 开卖：个人电脑正在变成“私域大模型“

NVIDIA与微软联合发布RTXSpark平台，推动AI智能体落地Windows PC。通过搭载Blackwell GPU与Arm架构Grace CPU，实现1200亿参数模型本地运行，结合MXC系统级安全机制，保障智能体在隔离会话中安全执行。产品线覆盖笔记本至桌面超算，构建从消费端到企业级的本地算力生态。未来计算将走向“混合智能”：本地处理敏感数据，云端补充算力，实现安全、高效与成本平衡。这场发布会标志着算力普惠进入新阶段——个人设备重回计算中心。

原创 Agentic AI时代的处理器算力需求和Nvidia、ARM、AMD等大厂的回答

本文解析中国移动2026-2027年AI超节点设备集采技术趋势，聚焦算力演进与架构创新。以NVIDIA DPU的Multi-Host、RDMA等技术为核心，对比AMD、ARM、平头哥在高密度、高性能、能效与指令并发上的差异化布局。结合Atlas950 SuperPoD、GB-NVL72等架构分析，探讨AI超节点在互联优化、一致性设计与算力普惠方面的突破，展望Agentic AI时代下算力需求驱动的产业变革。

原创 中国移动2026 年至 2027 年新一代人工智能超节点设备集采技术解析

中国移动发布《2026-2027年新一代人工智能超节点设备集中采购项目》招标公告，拟采购1024卡级液冷超节点设备20,480张，配套无损交换机448台及智算存储、分布式文件存储系统。项目强调“算力普惠”，要求全链路支持内存统一编址、高带宽低时延互联（如800G RoCEv2）、AI卡直通显存、KVCache外置存储等先进特性，突出对昇腾950等国产加速卡生态的深度依赖。硬性门槛包括仅限原厂投标、供货量≥30%、★条款不满足即废标。评分体系重性能（47分）、供应链能力（20分），凸显对厂商出货规模与生态整合

原创 AI超节点技术：技术演进、产业洞察和极限算力普惠

AI超节点技术正重塑算力基础设施，突破“通信墙”“功耗墙”与“复杂度墙”，通过高带宽、低时延、万卡级规模与光电融合互联，实现算力高效聚合。未来将向数百TB/s带宽、纳秒级时延、兆瓦级全液冷及异构算力融合演进，推动训练推理向云计算、数据库、Agentic AI等场景渗透。随着开放生态加速，超节点将成为支撑万亿参数模型与通用人工智能（AGI）的“认知基座”。谁能为每个人提供普惠算力，谁就可能成为AI时代的Wintel。

原创 Nvidia为例 XPU的Multi-Host、Socket Direct 、GPUDirect、RDMA 技术点分析

NVIDIA XPU架构通过SocketDirect、Multi-Host、GPUDirect系列技术，实现低延迟、高带宽的跨节点数据传输。其中，GPUDirect P2P、RDMA、Storage、Video等技术绕过CPU与系统内存，直接在GPU与设备间直连传输，显著提升性能。结合Spectrum-X多平面网络架构，以扁平两层拓扑支持超大规模扩展，单架构可容纳12.8万GPU，较传统方案提升64倍，为AI集群提供高效、可扩展的底层支撑。

原创 华为麒麟9050 系列芯片深度解析：韬折叠的奇迹

晶体管密度暴增55%、NPU功耗降66%：麒麟9050的逻辑折叠有多强？韬定律逻辑折叠：区别于传统堆叠，韬定律通过模块重规划+晶圆级键合，实现极致的时间缩微、功耗降低。

原创 Atlas 950 SuperPoD 超节点白皮书解读

<think>我们根据要求生成摘要，不超过150字。内容关于Atlas950SuperPoD超节点白皮书解读，包括应用领域、技术特点等。需要精炼。</think>Atlas950SuperPoD是面向多行业的大规模智算中心解决方案，采用液冷与灵衢互联架构，实现1024张NPU协同，算力达1EFLOPS FP8/2EFLOPS FP4，总带宽1.72PB/s，支持百TB级内存统一编址。具备高可靠、极简部署、整柜交付等特点，满足大模型训练推理需求。

原创 AI计算芯片领域的那些“邪修“

《AI芯片界的"邪修"门派：另类技术路线盘点》 在AI芯片领域，一批不走英伟达GPU常规路线的"邪修"公司各显神通：Taalas将模型直接刻入硅片，实现17000tokens/秒的极速但牺牲灵活性；Etched专注Transformer专用芯片，却陷于架构迭代风险；Cerebras的整块晶圆芯片突破带宽极限，却面临良率与成本噩梦；Groq的LPU架构以流水线设计实现低延迟，终被英伟达收编；国内鲲云、曲速则分别以数据流架构和SRAM堆料突围，但受限于制程与生态。这些&q

原创 从Machine Check到MCA Recover

摘要：Intel的Machine Check Architecture（MCA）是x86处理器的硬件错误检测机制，用于检测总线、内存等硬件故障。传统处理方式是检测-告警-重启，而MCA Recovery通过精细区分错误类型，支持延迟处理、隔离和恢复。MCA 2.0引入固件优先模型，增强错误上报和处理能力，提升系统高可用性。该技术逐步从中高端处理器下放到低端产品，显著提高了系统可靠性。

原创 AI超节点Scale Up域总线各层优化设计

本文分析了AI超节点ScaleUp域总线的三层架构优化设计。物理层采用SerDes串行通道，通过PCS子层实现FEC编解码，PMA子层处理信号调制和时钟恢复，支持多链路绑定提升带宽。数据链路层采用FLIT传输单元和信用流控机制，实现高效错误控制和流量管理。事务层封装内存读写等操作，通过统一内存和集合通信优化传输效率。三层架构协同工作，在提升单链路速率的同时降低时延，为AI计算提供高性能互连支持。

原创 阿里灵骏 64卡超节点和真武M890芯片

阿里云在2026世界人工智能大会上发布灵骏真武M890超节点实例，首次通过公共云提供64卡算力单元的超节点AI算力服务。该实例支持FP8/FP4低精度计算，采用ICNSwitch1.0芯片实现64卡800GB/s高速互联，单节点可承载十万亿参数MoE大模型推理。核心配置包括64张M890加速卡（单卡144GB HBM显存）、8个交换模组（25.6Tb/s吞吐），整机显存达9TB，FP16算力0.36PFLOPs。其创新互联架构将传统16卡规模扩展至64卡，显著提升大模型训练推理效率。技术细节显示单卡互联带宽

原创 Atlas 950 1024卡SuperPoD推测分析

这篇技术分析探讨了一种高性能计算集群架构，其核心是"4交换框拖16计算框"的集群设计，类似核心路由器架构。系统具备256TB内存、1024张计算卡，采用创新的8卡全互联(FullMesh)和Clos网络拓扑，实现超节点二层交换递归组网。特别值得注意的是在GPU节点中引入了8卡全互联设计，可能是由特定业务需求或交换芯片(UBswitch)驱动。系统可靠性方面达到300小时平均无故障时间(MTBF)，并具备先进的RAS(可靠性、可用性、可维护性)特性。分析还推测了计算框与交换框之间的带宽设计

原创 AI超节点系统基础知识地图

《AI超节点系统设计背景与架构》摘要：面对单芯片功耗密度、互联带宽和内存瓶颈导致的算力增长边际递减，传统分布式训练方法遭遇通信开销剧增和算力利用率下降的挑战。文章提出通过高带宽域互联实现系统级协同架构，整合多GPU为统一计算单元，突破单芯片性能上限。超节点系统需融合多芯片硬件、高速互联及配套软件，结合算法仿真与软硬件优化，构建极致协同的高带宽、低延迟、统一内存编址计算系统。内容涵盖从关键器件到整机系统的三层架构分析。（98字）

原创 System EVENT Log 错误报告机制-CPU 怎么报告给 BMC

本文介绍了服务器系统中CPU错误事件如何通过SEL机制报告给BMC的三种核心路径：1）硬件GPIO直连通路，用于致命错误的最快速上报；2）PECI边带总线，用于状态轮询和错误详情读取；3）系统软件IPMI接口，处理可纠正/可恢复错误的带内上报。文章详细说明了不同错误级别（可纠正、不可纠正可恢复、致命）的上报流程，并对比了Intel、AMD和ARM等平台在实现上的差异。该机制保证了即使系统崩溃也能记录硬件故障，为服务器可靠性提供重要保障。

原创 x86 的 SEL 上报 固件优先模式的优势

x86平台的SEL（系统事件日志）上报可以通过传统Legacy IA-32 MCA架构实现，但现代eMCA Gen2模式能显著提升日志质量。文章分析了三种SEL上报路径对eMCA Gen2的依赖程度：硬件通路完全独立，轮询通路不依赖，而带内软件通路虽不强制但能大幅增强。eMCA Gen2的核心优势在于日志完整性提升、错误分级更精准以及与RAS特性联动更紧密。该特性是Intel Xeon E7 v3及以后平台的可选功能，关闭后仅影响日志质量，不影响基础功能。AMD平台的增强MCAX架构逻辑类似。

原创 CPU需求激增之一:训练和推理差异

批次数据加载与前处理 —— CPU 工作 CPU 侧的数据加载线程（DataLoader）读取训练样本，执行打乱、组 Batch、生成注意力掩码 / 位置编码等操作，将批次张量准备至页锁定内存，待传输至 GPU。模型与优化器部署 —— CPU→GPU CPU 侧完成模型权重初始化（或加载预训练权重）、优化器实例化，随后将所有权重与状态数据拷贝到各 GPU 显存中，完成计算资源就位。12.训练收尾与资源释放 —— CPU 工作 训练达标后，CPU 下发终止指令，GPU 清空显存；

原创 Nvlink、Nvlink Switch演进

摘要：NVLink技术持续迭代，从第二代到第六代带宽实现飞跃式增长（300GB/s→3,600GB/s），单GPU最大链路数从6增至36。NVLink交换机同步演进，第五代NVL72架构总带宽达130TB/s，支持Blackwell/Rubin等新架构。关键技术突破包括PAM4信号和lane数量优化，第六代采用4@200G PAM4配置，较初代8@25G NRZ实现8倍单链路提升。每代产品均匹配特定GPU架构（Volta→Rubin），第五代起支持8或72 GPU域拓扑，凸显NVLink在高性能计算中的核心

原创 NVIDIA CPU 特性演进解析

如下表所示，Vera 可提供高达 2.4 倍的显存带宽和高达 3 倍的显存容量，以支持数据密集型工作负载，同时将 NVLink-C2C 带宽提升一倍，确保在机架规模下实现 CPU 与 GPU 的协同操作。通过结合 Olympus CPU 核心、第二代 SCF、高带宽 LPDDR5X 显存以及一致性 NVLink-C2C 连接，Vera 能够确保 Rubin GPU 在训练、后训练和推理等各类工作负载中保持高效，即使在计算、显存和通信主导的阶段之间切换亦能稳定运行。

原创 鲲鹏昇腾AI智算系统最佳实践分享干货-2026年KADC大会

本文总结了半导体专家廖博士关于大模型训练与推理系统优化的关键要点。核心聚焦四大指标（算力、内存带宽、容量、互联带宽）在训练与推理场景的差异化需求，提出层次化通信架构设计原则。重点包括：1）训练侧重算力容量，推理强调低延迟；2）超节点规模需平衡通信效率；3）存储系统需协同优化以应对KV Cache挑战，采用400G UB端口SSD提升带宽；4）网络设计需优化延迟抖动，支持MoE模型高频数据传输。同时指出NPU直访SSD、CPU扩展策略及万卡组网实践等关键技术方向，强调芯片到软件的端到端协同优化。

原创 荣耀闪电机器人包揽半马前六的产业启示：大厂系统整合优势与泛场景化演进路径

【摘要】2026年4月，荣耀"闪电"人形机器人以50分26秒打破马拉松世界纪录，标志着行业进入产业化加速期。事件揭示产业真实路径：先场景化单点突破，再能力迁移实现泛场景化，最终达成通用目标。荣耀的成功源于消费电子领域迁移的系统工程能力，形成四维齿轮式协同体系：1）系统工程与迭代能力；2）硬件工程能力；3）供应链整合能力；4）深度场景化适配。产业真相在于硬件快速标准化后，泛场景化能力成为核心壁垒。未来将形成"大厂主导通用平台+小厂深耕垂直场景"的生态格局，共同推动万亿级

原创 从伊朗网络设备瘫机-浅谈基础系统安全

伊朗网络安全专家指出，此次事件可能涉及四种恶意攻击手段，揭示了美国在技术层面的“深度渗透”能力：硬件后门植入：设备内置“后门程序”，即使未联网也能被远程激活，直接破坏设备或篡改数据。恶意数据包攻击：通过内部网络发送特定数据包，触发预设漏洞，导致系统瞬间崩溃。潜伏恶意软件：早在设备部署时植入病毒，在特定时间（如战争期间）被激活执行破坏任务。供应链污染：在设备生产或运输环节篡改硬件/软件，即使更换系统也无法清除“毒瘤”。

原创 谈谈智能网卡和DPU

智能网卡和DPU网卡是当前智算柜和智算服务器中常用的两类网卡，两者有共同点，差异也很大。本文基于NVIDIA BlueField-4（BF-4） DPU、ConnectX-9（CX-9） SuperNIC 的相关资料，从定位、硬件、功能、场景等维度完成两款产品的全面对比。可参考用于智能网卡（Smart NIC）和数据处理器DPU（Data Process Unit）的理解。

原创 Atlas 900 A3 SuperPoD 384超节点互联逻辑浅析

Atlas900A3 SuperPoD是高性能AI计算系统，包含12个计算柜和4个总线设备柜。系统最大支持384个昇腾910 NPU和192个鲲鹏920 CPU，提供高达307.2 PFLOPS的FP16算力。采用液冷+风冷混合散热，支持480个2.5英寸硬盘存储。网络架构采用2层胖树组网，包含LQC和RoCE两种组网方式，通过56个交换板实现全互联，总连接数达5376条。总线设备柜配备14台LingQu630V1设备，每台支持48个400GE QSFP-DD端口，实现高速互联。系统采用7个交换平面设计，每

原创 NVIDIA NVL72 超节点分析

英伟达发布NVL72高性能AI计算系统，集成36个Grace CPU和72个Blackwell GPU，采用液冷机柜设计，AI训练性能达720PFLOPS。系统采用NVLink 5.0技术，单GPU带宽达1800GB/s。架构包含18个计算托盘（每托盘2CPU+4GPU）、9个NVLink交换托盘及电源管理系统，通过5184根铜缆实现全互联。Grace处理器配备72核Arm架构和512GB内存，配合分层缓存设计优化AI负载。系统整合了BlueField-3 DPU等网络组件，采用盲插连接器简化部署，展现了大

原创 传统网络架构三平面：管理平面、控制平面、数据平面

主要包括设备管理系统和业务管理系统，设备管理系统负责网络拓扑、设备接口、设备特性的管理，同时可以给设备下发配置脚本。业务管理系统用于对业务进行管理，比如业务性能监控、业务告警管理等。设备根据控制平面生成的指令完成用户业务的转发和处理。例如路由器根据路由协议生成的路由表对接收的数据包从相应的出接口转发出去。IGP、BGP、BFD、STP生成树协议、VLAN协议、ARP协议、路由协议、组播协议等。主要功能为协议处理与计算。比如路由协议用于路由信息的计算、路由表的生成。依据控制面指令，转发和处理数据。

原创 监听式（Snooping）和目录式（Directory）缓存一致性方法的对比

监听式（Snooping）和目录式（Directory）缓存一致性方法的对比通过总线广播监听其他缓存的操作（读写），本地缓存自主响应。集中式目录记录每个缓存块的状态（如共享、独占、无效），由目录协调访问权限。1.典型协议：MESI（修改独占共享无效）、MOESI。1.典型协议：基于目录的MOESI变种。2.依赖总线信号（如ACKRFO2.需维护目录表（如位图、链表）。1.广播监听（总线或片上网络）。1.点对点通信（请求方与目录交互）。2.

原创 新质生产力

新质生产力，数字产业化、产业数字化

原创 DDR5的PMIC5100电源调压

PMIC5100集成三组开关电源（SWA/SWB可合并为双相电源）和两组LDO输出（1.8V/1.0V）。主机通过SPDHUB连接的I2C/I3C接口可调节输出电压：SWA/SWB默认1100mV（800-1435mV，5mV步进），SWC默认1800mV（1500-2135mV，5mV步进），LDO输出电压1.7-2.0V/0.9-1.2V（100mV步进）。该设计支持灵活的电源管理配置。

原创 mi互联网七字决-专注、极致、口碑、快

原创 boot raid、data raid、acce raid and hardware raid、software raid、hybrid raid

boot raid、data raid、acce raid and hardware raid、software raid、hybrid raid

原创 DDR5 ECC能力

DDR5支持ON-die ECC，内部实现存储空间的保护，单bit纠正，双bit检测；DDR5 RDIMM最高支持4bit符号内错误纠正；DDR5 SODIMM/UDIMM最高支持2bit符号内错误纠正；

原创 【工程基础-PCB】1 PCB基本组成

PCB核心材料主要包括芯板（Core）和半固化片（PP）。芯板由铜箔和绝缘层（固化树脂+玻璃布）构成，双面包铜，具有特定硬度和厚度，铜箔纯度要求高（电解铜箔＞99.8%，压延铜箔＞99.9%）。半固化片（PP）是树脂与玻璃纤维布的复合材料，在高温高压下粘合芯板或铜箔形成多层板。玻璃布型号多样（如106、2116等），树脂分为A、B、C三阶固化状态，生产中主要使用B阶PP。外层铜箔先通过PP与内层粘合，再进行蚀刻加工。

原创 内存纠错检错方法-SSCDSD

18个16 bit symbol组成一个288bit的ECC word，包含256bit的data，32bit的ECC（16CRC+16Parity），36个4 bit symbol组成一个144bit的ECC word，包含128bit的data，16bit的ECC（8CRC+8Parity），18个8 bit symbol组成一个144bit的ECC word，包含128bit的data，16bit的ECC（8CRC+8Parity）下图以4 bit Symbol为例，

原创 【可靠性】100 flash 的浮栅存储原理

原创 【PCIE 系统】111 PCIE 设备 TYPE 0、TYPE 1

PCIe设备分为Endpoint和Bridge两种类型。Endpoint是终端设备（如显卡、网卡），直接与主机通信，不转发事务；Bridge是桥接设备（如交换机、根端口），负责连接不同层级并转发PCIe事务。两者的主要区别在于：Endpoint不含桥接寄存器，用于直接连接；Bridge包含桥接寄存器，用于拓扑扩展和资源分配。

原创 【PCIE系列】1---PCIE系统拓扑结构分析

本文介绍了PCI Express拓扑架构，主要由根复合体(RC)、端点设备、交换机(Switch)和桥接器组成。根复合体连接CPU/内存系统，支持PCIE端口；端点设备分为传统型、专用型和集成型(RCiEPs)；交换机通过虚拟桥设备实现数据转发；桥接器提供PCIe与PCI/PCI-X架构的连接。整个架构通过点对点链路实现组件互连，形成层次化拓扑结构。

原创 内存Side band ECC、Inline ECC、On-die ECC、Link ECC能力分析

Side band ECC、Inline ECC、On-die ECC、Link ECC特点汇总