- 博客(96)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 EDA的历史演变---从此1个人就可以开发芯片ARM@1983
本文讲述了EDA发展史上VLSI Technology公司的关键作用，以及ARM芯片诞生的传奇故事。VLSI开创了ASIC设计和标准单元方法，还生产了首颗ARM1芯片。文章重点描述了Acorn工程师受一人芯片公司Westen Design Center的启发，在简陋条件下开发出ARM处理器的经历。通过对比国家半导体与WDC的强烈反差，展现了"无知者无畏"的创新精神。故事涉及VLSI、Acorn、ARM、WDC等公司，以及Sophie Wilson、Steve Furber、Bill Me
2025-12-09 05:00:00
250
原创 EDA的历史演变--关键角色之LSI Logic公司
LSI Logic公司是美国半导体行业先驱，最初专注于CMOS门阵列ASIC设计和EDA工具开发。作为ASIC和EDA产业的开拓者，LSI Logic开发了首个交互式CAD系统LDS，并创新性地将EDA软件直接销售给客户。公司历经多次转型，从门阵列技术转向标准单元设计，1993年为索尼PlayStation设计单芯片解决方案展现技术实力。其技术演进反映了从门阵列到标准单元的ASIC设计变迁，对半导体产业发展具有重要历史意义。
2025-12-08 05:00:00
628
原创 EDA的历史演变--关键角色之VLSI Technology公司
VLSI Technology是美国一家开创性的半导体公司，1979年由仙童半导体前员工创立。作为ASIC行业的先驱，它与LSI Logic共同推动了专用集成电路的发展。VLSI开发了先进的EDA工具，包括标准单元库和芯片编译器，为电子设计自动化奠定基础。公司曾为苹果Macintosh设计定制芯片，并参与创立ARM公司。1999年被飞利浦以10亿美元收购，现为NXP半导体的一部分。VLSI虽已消失，但其技术遗产深刻影响了半导体行业，许多创新成果最终融入Cadence和Synopsys等EDA巨头。
2025-12-07 05:00:00
699
原创 EDA的历史演变--从CAD到CAE和EDA(3)
本文分析了电子设计自动化（EDA）技术的发展历程及其核心概念。EDA起源于1960年代的CAD/CAM系统，早期主要用于交互式版图设计；1980年代随着ASIC产业兴起，CAE工具开始发展仿真和逻辑设计功能；到1980年代末，EDA进入成熟阶段，形成了以Synopsys等为代表的平台化工具供应商。现代EDA不仅包含芯片设计全流程工具，还涉及TCAD、DFM和SLM等关键技术领域，并与半导体IP市场紧密关联。文章特别强调EDA从专属工具到商业化产品的转变过程，以及ASIC技术对行业生态的革命性影响。
2025-12-06 05:00:00
724
原创 EDA的历史演变--从CAD到CAE和EDA(2)
电子设计自动化(EDA)的发展经历了从手工绘图到计算机辅助设计(CAD)的转变。1970年代前，电子设计完全依赖手工绘制电路图和计算分析。随着集成电路复杂度提升，CAD工具应运而生，用于IC版图和PCB布局设计。1960-70年代出现的SPICE等仿真程序开启了计算机辅助工程(CAE)时代，使电路模拟无需实际搭建。1980年代，EDA概念整合了CAD和CAE工具，涵盖从芯片设计到PCB布局的完整流程。现代EDA已发展成包含IC设计、仿真验证、系统级设计等多功能的综合工具链，成为电子系统研发的核心制程技术。
2025-12-05 05:00:00
728
原创 EDA的历史演变--从CAD到CAE和EDA(1)
文章摘要： 本文回顾了电子设计自动化(EDA)行业从1970年代至今的发展历程。早期设计完全依赖手工绘制，随后CAD系统开始用于掩模生成。1980年代见证了逻辑仿真工具的出现和全定制设计方法的兴起，Daisy与Mentor公司主导了这一变革。关键转折点是ASIC概念的出现和HDL语言的引入，特别是Verilog和VHDL的应用。1980年代中期，Synopsys推出的逻辑综合工具实现了从RTL到门级的自动转换，彻底改变了设计流程。
2025-12-04 05:00:00
1095
原创 现代EDA软件的破土时刻---1979年The Silicon Compiler
《硅编译器的起源与发展》摘要 硅编译器(Silicon Compiler)概念最早由David Johannsen在1979年提出。硅编译器将高层设计描述自动转换为底层版图，涵盖了现代EDA工具中的逻辑综合和物理综合功能。Johannsen随后创办的SCI公司在1981年成功应用该技术设计以太网芯片。到1980年代中期，Yorktown硅编译器等商用工具已实现RTL到版图的完整设计流程。硅编译器的出现标志着IC设计从传统门阵列方法向基于综合的设计方法转变，其思想至今仍是EDA工具的核心。
2025-12-01 06:01:01
1026
原创 FPGA开发入门---5.边缘检测电路，和PLL相似的神奇技术。
本文详细介绍了边缘检测电路的原理与实现。边缘检测电路通过采样输入信号变化前后的值进行比较，用1表示检测到变化，0表示无变化。文章从RTL代码实现（使用触发器采样旧值并与新值比较）、综合电路结构（D触发器与逻辑门组合）到波形分析（脉冲宽度反映变化时刻）进行了闭环讲解。特别指出边缘检测与PLL的相似性——都能异步处理随机信号。文章还讨论了"打拍"（采样）技术，强调多级寄存器（打两拍）对异步信号处理的重要性。最终总结边缘检测的核心在于利用寄存器采样不同时间点的信号进行比较，实现异步信号的同步处
2025-11-30 21:30:00
700
原创 芯片系统Address艺术(5)----好图好文太多了，备忘【渗透式学习】。
本文探讨了CPU外设编址寻址的艺术，重点分析了集中式和分布式两种地址解码器架构。通过线性选择解码技术和地址空洞问题的实例，阐述了地址解码器的重要性。文章详细解读了IO接口与设备的连接方式，比较了集中式IORegisters和分布式设计的差异，并剖析了地址锁存、解码芯片的工作机制。最后扩展到SoC总线架构，指出地址解码是各类总线的核心技术，其本质是将地址总线信号转换为设备片选信号，在计算机系统中扮演着基础而关键的角色。
2025-11-30 05:00:00
704
原创 FPGA开发入门---4. 寄存器，不是Reg而是always@posedge-clk定义。
本文探讨了寄存器与触发器的关系，指出单个触发器可视为1位寄存器，多个触发器可组成多位移位寄存器或并行寄存器。通过Verilog代码实现的4级移位寄存器示例，展示了寄存器在时序电路中的应用。文章强调寄存器宽度决定CPU位数（如8/32/64位），而非地址总线宽度，并区分了并行与串行寄存器的不同结构。最后讨论了寄存器堆可能采用SRAM实现的情况，以及寄存器、触发器、锁存器在时序逻辑中的共性与差异，突出它们在状态存储中的核心作用。
2025-11-29 21:30:00
465
原创 芯片系统Address艺术(4)--Cmd+Address+Data字节流 on 并行信号 with 带外同步控制。
本文探讨了ATMEGA328芯片Datasheet中展示的一种独特的地址编址范式，该范式介于并行总线和串行总线之间。通过8位数据信号依次传输命令、地址和数据，并配合带外同步控制信号，实现了高效的数据传输。文章将这种设计归纳为【范式1】，并与完全并行的【范式2】和纯串行的【范式3】进行了对比分析。同时引用了计算机科学家Bill Dally的著作，印证了这种设计在减少引脚数量和避免复杂串并转换方面的优势。最后，文章提及杨振宁的归纳法和渗透性学习方法，强调从实践到理论、理论到实践的双向验证过程。
2025-11-29 05:00:00
1283
原创 FPGA开发入门----3.锁存器Latch，易出错的危险元件？
摘要：锁存器(Latch)在数字电路设计中存在潜在风险，其电平触发特性会在不锁存时对输入信号抖动产生透明响应，导致毛刺。相比之下，触发器(DFF)通过两个锁存器和反相器实现边缘触发，仅在时钟上升沿锁存数据，输出更稳定。Verilog实现锁存器需使用不完整的条件语句（如不带时钟的always块中不完整的if-else/case），但这种写法通常不被推荐。设计时应避免意外产生锁存器，若必须使用需充分理解其与触发器的行为差异（电平触发vs边缘触发）。锁存器的透明传输特性与电路设计需求存在根本矛盾，在数据准备阶段会
2025-11-28 21:30:00
1732
原创 芯人芯事----8051的功勋技术，就是SFR或IO Register？
Intel 8051微控制器的历史故事包含了"Wharton架构"这一片段，而Wharton本人把这一架构贡献总结为seperating the processor capabilities from the IO capabilities则颇具有疑惑性。通过梳理发现，该架构并非采用x86式的独立IO地址空间，而是通过统一的内存映射IO方式，将外设控制功能集中到特殊功能寄存器(SFR)区。要理解这一点，最重要的是理解8051之前的8048设计上的奇葩，需要针对每一种IO设备设计指令字中的不同的opcode！
2025-11-28 05:00:00
558
原创 FPGA开发入门----2. 地址译码器，解惑Verilog中的reg关键词
本文探讨了Verilog语言中reg关键字的语义特性及其对仿真器和综合器的影响。首先介绍了译码器的典型应用和波形图表示方法，随后重点分析了Verilog代码中reg关键字的特殊含义：在过程化块中，reg仅表示变量可被赋值，并不等同于物理寄存器。文章深入剖析了reg对仿真器的核心作用，指出其为仿真器提供了关键的数据存储语义，与wire类型的连续驱动模型形成鲜明对比。最后强调reg关键字不仅为综合器提供提示，更是仿真器必须遵守的关于数据存储和更新的核心规则。这种语义区分对仿真器的正确实现至关重要。
2025-11-27 21:30:00
882
原创 芯人芯事----Intel的8051单片机，竟是SoC的鼻祖？
Intel在8086成功后仍开发8051单片机，因二者定位不同：8086是通用PC处理器，而8051是高度集成的微控制器，内置RAM/ROM/I/O接口，专为嵌入式控制设计。8051以6万晶体管实现SoC雏形，性能虽不及8086但集成度更高，成为当时最强大的"片上系统"。其创新设计（如UV擦除EPROM）和授权模式催生了庞大生态，至今仍在广泛应用。历史表明，Intel不仅开创x86架构，也是现代SoC技术的先驱之一。
2025-11-27 05:00:00
550
原创 FPGA开发入门----1. Mux的三种写法，RTL的认知大提升！
本文系统阐述了Verilog硬件描述语言的关键概念，重点解析了组合逻辑与时序逻辑的本质区别。首先介绍了基本门电路（与门、或门、非门）的实现方法，然后通过多路选择器的三种写法展示了RTL设计的灵活性。核心观点指出：always语句既可描述组合逻辑（电平敏感），也可实现时序逻辑（边沿触发）；而判断电路性质的关键在于综合后是否包含存储元件（触发器/锁存器），而非代码形式。特别强调硬件思维的重要性，提醒设计者注意不完整条件语句可能意外生成锁存器的问题，建议通过RTL原理图验证设计意图，避免常见的认知误区。
2025-11-26 21:30:00
1122
原创 芯人芯事----8086再读，针脚信号及微机系统
本文概述了Intel 8086微处理器的关键特性。8086是x86架构的开端，采用20位地址总线（1MB寻址空间），40引脚封装，支持多CPU总线共享。其设计团队由Stephen Morse领导，新增指令支持高级语言编译。芯片采用地址/数据总线复用技术，通过ALE信号锁存地址。中断处理采用Request-Acknowledge机制，系统配置包含RAM、PROM和外设。8086为现代PC奠定了基础，支持操作系统、编程语言和外围设备如软盘、键盘等。文中还提及8086与8087协处理器的配合使用问题有待考证。
2025-11-26 05:00:00
740
原创 FPGA开发入门----0.点亮LED灯，备忘FPGA开发主流程
本文详细介绍了FPGA开发中LED控制模块的实现流程：通过三极管栅极控制LED开关原理，完成RTL代码设计；强调TestBench的必要性，建议使用assert()和printf()实现自动化测试；说明仿真波形验证方法；重点阐述FPGA开发关键步骤 - 通过约束文件将RTL信号与芯片管脚绑定，生成位流文件并下载到FPGA；最后总结了完整的FPGA开发流程，包括RTL编码、仿真验证、约束编写、综合实现和程序下载等核心环节。该流程适用于各类FPGA开发项目，是硬件开发的标准化方法。
2025-11-25 21:30:00
1705
原创 芯人芯事----8086芯片架构师，竟是特意选的软件工程师？
47年前，英特尔发布了革命性的8086微处理器，开创了x86架构时代。最初作为备胎项目开发的8086，在软件工程师Stephen Morse的创新设计下，通过兼容性、16位架构等特性，最终成为个人电脑的基石。IBM选择8088（8086的简化版）作为其首款PC的处理器，使x86架构获得广泛普及。尽管8800项目更具技术野心，但8086凭借实用性成功，其指令集至今仍是现代PC处理器的核心。这段历史展示了技术创新与商业机遇的完美结合，也印证了"正确时间做正确事"的重要性。
2025-11-25 05:00:00
603
原创 芯人芯事---史上最重要的8086当时却只是Intel的备胎？
摘要：Intel 8086处理器问世47周年，这款最初仅为过渡产品的芯片意外开创了x86架构的辉煌时代。1978年发布的8086本是为应对Zilog Z80和摩托罗拉6800竞争而设计的临时方案，却凭借其16位架构、1MB内存寻址能力和创新的指令集设计，最终被IBM PC采用。虽然8086早期市场表现平平，但其简化版8088被IBM选中后，与微软DOS系统共同奠定了现代PC基础。如今x86架构已演进47年，最新处理器仍兼容8086指令集，证明了这个"备胎"芯片的非凡生命力。
2025-11-24 05:00:00
880
原创 芯片系统中的Address编址寻址艺术(3)--从集中式Address-Decoder，到集中式IO-Register
本文通过分析8051单片机架构，探讨芯片系统中的编址寻址艺术。研究发现，8051采用Address+Data总线定义CPU与Memory/IO的交互语义，并通过BusController将总线信号转换为控制信号。特别值得注意的是其特殊功能寄存器(SFR)的集中式设计：各I/O外设的前端寄存器并非分散布置，而是集中存放在SFR模块中，这种设计在逻辑等价的前提下优化了物理布局。研究还揭示了I/O外设的组成本质：前端寄存器对接总线，后端时序逻辑提供外部端口。这些对理解现代计算机系统的编址寻址原理具有重要启示。
2025-11-22 05:00:00
1128
原创 RISC-V芯片验证的黄金参考：Spike is the gold standard for risc-v RTL Verification
Spike作为RISC-V指令集架构的标准参考模型(Golden Model)，在处理器开发和验证中发挥关键作用。作为RISC-V基金会指定的官方仿真器，Spike为功能验证提供黄金参考标准，开发人员通过将设计模型与Spike的跟踪日志进行比对来确保指令执行的正确性。该仿真器不仅支持功能性验证，还能用于性能分析，同时帮助生成高覆盖率的测试用例。值得注意的是，Spike与电路仿真工具Spice完全不同，后者主要用于模拟电路噪声分析而非处理器验证。
2025-11-21 05:00:00
449
原创 芯片开发验证之Spike+Pk和Qemu：为芯片RTL验证提供参照系
本文探讨了RISC-V CPU开发验证中QEMU、Spike和ProxyKernel三个关键工具的作用。QEMU作为全系统模拟器，能快速模拟完整计算机系统，支持操作系统运行；Spike是RISC-V ISA功能级参考模型，作为黄金标准验证指令正确性；ProxyKernel则提供基础系统调用支持，连接裸机程序与Spike。三者各司其职：QEMU用于系统级开发验证，Spike确保ISA兼容性，PK支持单元测试运行。在验证流程中，先通过Spike+PK生成预期结果，再与RTL仿真结果对比，形成完整的验证参照系，共
2025-11-20 05:00:00
614
原创 芯片开发验证之RISC-V编译器：绕过构建的烦恼，直接用Arduino的
本文介绍了RISC-V交叉编译器的使用流程。通过Arduino可直接获取RISC-V编译器工具链，无需自行构建。演示了从C代码编译为汇编(.s)、目标文件(.o)、ELF可执行文件的过程，以及使用不同链接脚本生成二进制文件的方法。详细展示了使用objdump、xxd、od等工具分析生成文件的操作步骤，包括查看汇编指令、十六进制转储等。最后总结了RISC-V编译器工具链各组件功能，说明其在CPU开发验证中的关键作用——将程序转换为可被Chisel语言实现的CPU执行的二进制指令序列。
2025-11-19 05:00:00
984
原创 【评芯而论】系列 -- PIC32CX系列MCU及其缓存控制器
摘要：本文阅读PIC32CX系列MCU的手册，着重从整体视角看它的CPU-Flash/SRAM/IO这些核心模块以及模块之间的连接，也就是片上网络、总线交叉开关，并针对缓存控制器进行了细化分析，初步填补了此前对缓存控制器分析的空白。
2025-11-18 05:00:00
942
原创 存储器之ROM：PROM、EPROM和EEPROM
摘要： 本文系统梳理了ROM、EPROM和EEPROM等非易失性存储器的技术特点。ROM采用掩模式编程，内容在制造时固化；EPROM通过紫外线擦除和高压编程，采用浮栅晶体管结构；EEPROM改进为电擦除但仍需高压。三者均基于浮栅电荷存储原理，但随着技术进步，Flash存储器因电擦写且无需高压的优势逐渐取代了EPROM/EEPROM。文章指出，ROM适用于配置数据和底层引导程序，但不适合快速迭代的软件存储。通过对比存储单元结构和工作原理，揭示了存储器技术从ROM到Flash的演进路线。
2025-11-17 05:00:00
783
原创 芯片系统中的Address编址寻址艺术(2)--Addressing寻址和Arbiter仲裁
本文概述了芯片系统中地址编址与总线仲裁的基本原理。地址寻址采用两级解码：高位地址选择区域（存储器/外设），低位地址选择具体设备，通过地址译码器生成片选信号。总线仲裁则在多主设备（如CPU和DMA）共享总线时，由仲裁器决定总线控制权。文章分析了ISA、PCI和AMBA AHB三种典型总线：ISA采用集中式地址解码和仲裁信号AEN；PCI使用分布式地址解码和独立的REQ/GNT仲裁机制；AHB则通过中央仲裁器和解码器实现主从通信。三种总线虽实现方式不同，但寻址与仲裁的基础功能一致，体现了其在芯片系统中的核心地位
2025-11-16 05:00:00
692
原创 芯片系统中的Address编址寻址艺术(1)--从地址总线到片选信号
本文探讨了芯片系统中的地址编址寻址艺术。通过分析ATmega328等芯片手册发现，IO外设控制器通过数据地址总线与CPU核心相连，其寄存器编址采用类似命令+地址+数据的传输模式。研究包括：1）8051单片机的8255芯片编址方式，通过地址解码器将地址信号转为片选信号；2）存储器与IO外设编址的区别，前者批量寻址后者精确到寄存器；3）编解码器在SoC中的应用场景；4）分布式与集中式地址解码的优劣比较。最终总结出芯片系统的三总线架构（地址+数据+控制）和两层编址机制：模块级寻址和内部存储单元(或寄存器)寻址。
2025-11-15 05:00:00
830
原创 【评芯而论】系列 -- PIC32CZ系列(Microchip高端MCU)2
本文分析了2172页微控制器手册的关键内容，重点关注地址空间布局和外设寄存器。该32位ARM架构处理器采用统一编址方式，将指令存储（ITCM）、数据存储（DTCM）和外设统一映射到29位地址空间。文档详细记录了包含GMAC在内的各外设寄存器结构，其中GMAC章节172页专门描述寄存器配置。统计显示，文档55%（1202页）篇幅用于寄存器说明，为软件开发提供基础信息。同时指出芯片设计的核心在于CPU+Mem+外设的SoC系统架构，以及通过Bus/Matrix/Crossbar总线连接各组件并管理地址空间分配的
2025-11-14 05:00:00
1680
原创 【评芯而论】系列 -- PIC32CZ系列(Microchip高端MCU)1
本文分析了Microchip高端MCU芯片PIC32CZ系列的技术架构特点。通过对比低端MCU发现，高端MCU通过引入控制器层级实现了架构扩展性，形成"CPU-Controllers-Mem/IO"的三层结构。重点剖析了总线矩阵、内存控制器、紧耦合存储器（TCM）等核心模块，并详细阐述了DMA、外设访问控制（PAC）、调试支持等增量特性。文章指出，这种分层设计有效解决了性能规格提升带来的扩展性问题，使CPU、存储器和IO能在不同维度实现解耦扩展。文档分析还展示了千兆以太网、USB、CAN
2025-11-13 05:00:00
854
原创 【评芯而论】系列 --- ATMEGA328芯(Arduino UNO板)3
本文深入分析了ATmega328微控制器的哈佛架构特点。重点阐述了程序存储空间和数据存储空间的地址重叠特性，以及通过独立总线访问的机制。详细解析了数据存储空间的组成（32个寄存器文件+64标准I/O+160扩展I/O+2048字节SRAM），特别强调了I/O寄存器通过数据地址总线与CPU核心的连接方式。同时探讨了指令集对I/O寄存器的多种访问方式，并揭示了CPU与外设模块间通过系统总线（地址+数据+控制）的通信范式，其中地址总线仅连接外设寄存器而不涉及其他电路单元。
2025-11-12 05:00:00
905
原创 【评芯而论】系列 --- ATMEGA328芯(Arduino UNO板)2
本文分析了ATmega328P芯片中数据总线(DATABus)的结构与工作原理。通过对数据手册的系统性梳理，揭示了以下关键点：1)CPU通过8位数据总线连接各类外设；2)各外设模块通过寄存器与数据总线对接；3)存在"Command+Address+Data"的硬件信号复用机制；4)利用XA1/XA0引脚区分操作类型。研究发现，所有I/O外设控制器都采用寄存器与数据总线连接的统一设计模式，但CPU如何选择具体外设模块的机制仍需进一步探究。
2025-11-11 05:00:00
654
原创 【评芯而论】系列 --- ATMEGA328芯(Arduino UNO板)
摘要：本文详细剖析了ATmega328P微控制器的技术特性，重点关注其CPU架构、存储系统和外设设计。该8位处理器具备32个寄存器、2周期整数乘法器，内置32KB Flash和1KB EEPROM。文章深入分析了ISP(软件烧录)机制、锁定位设计及外设概念扩展(Timer等嵌入式外设)。通过芯片框图探讨了CPU与SRAM/Flash/IO的接口设计，指出数据总线复用特点。最后评述了文档结构特色，并强调中断处理、调试系统等商用必备功能在硬件层面的实现重要性。
2025-11-10 05:00:00
514
原创 存储器之SRAM芯片--从外部接口看CPU-Memory的关系
本文通过分析多款SRAM芯片（从4K到8M）的接口结构，揭示了CPU与存储器之间的标准系统总线范式。研究发现，独立SRAM芯片普遍采用{Address+Data+Control}的三总线接口模式，其中地址线位宽从10bit到26bit不等，数据线位宽从4bit到16bit不等。这种接口模式在MCU片外扩展（如STM32的FMC控制器）中得以延续，而片内SRAM则因属于芯片内实现范围而很少披露难以理解。相较而言，PSRAM和NOR Flash多采用串行接口，独立SRAM是理解系统总线接口的理想研究对象。
2025-11-09 05:00:00
2081
原创 存储器新物种之MRAM -- 微结构和实际应用
新型存储器MRAM开始进入实际应用，瑞萨电子和恩智浦已推出搭载MRAM的MCU产品。MRAM采用1T1MTJ结构，利用磁性隧道结存储数据，与CMOS工艺兼容。恩智浦S32K5系列配备41MB MRAM，瑞萨RA8D2系列则配备1MB MRAM。MRAM具有非易失性特点，可替代传统闪存，其存储原理从传统的电荷存储转变为磁场存储。随着MRAM容量提升和工艺成熟，这一存储技术正逐步走向商业化应用，为存储器市场带来新选择。
2025-11-08 05:00:00
1454
原创 存储器之NAND Flash和NOR Flash：接口的差异对比
摘要：本文对比了NAND和NOR Flash存储器的接口差异。NOR Flash采用独立地址和数据总线，可直接连接系统总线；而NAND Flash采用复用I/O总线，通过控制信号分时传输命令、地址和数据。NOR支持就地执行(XiP)，但引脚需求大；NAND接口更简洁但需要复杂时序控制。文章还提到二者都有串行化趋势以节省引脚，并分析了NAND接口通过CLE/ALE等信号实现操作同步的机制。这些差异体现了不同类型Flash在嵌入式系统中的适用场景差异。
2025-11-07 05:00:00
890
原创 存储器之Regfile：寄存器堆却不用寄存器?
本文探讨寄存器文件(Regfile)的实现技术选用问题。研究表明，现代低功耗设计中，寄存器文件倾向于采用基于SRAM的优化架构而非DFF实现。相较于传统的DFF方案（需要约26个晶体管），SRAM型bitcell（仅需6个晶体管）在面积效率和功耗方面更具优势，特别适用于需要大量寄存器（10-100个）的处理器设计。该架构通过分离读写端口、分级布线等技术，在保持低电压操作能力的同时，可实现高达75%的动态功耗降低。这种选择既考虑了功耗优化（如可穿戴设备需求），也兼顾了成本因素，体现了存储层次设计中性能、功耗与
2025-11-06 05:00:00
819
原创 存储器微结构之Flash存储
本文探讨MCU芯片集成Flash而非DRAM的技术原因。Flash采用1T'结构（带浮栅的MOS管），相比DRAM的1T1C结构更接近CMOS工艺，制造复杂度较低。NOR/NAND Flash的基本单元与晶体管结构相似，仅栅极多一存储层，这使其能较好与逻辑电路集成。而DRAM需要高深宽比的电容结构，工艺差异大。尽管Flash集成仍有挑战，但相比DRAM更可行。高性能MCU倾向于外置存储，类似于计算机架构。文章对比了不同存储器的工艺特点，揭示了MCU存储集成的技术取舍。
2025-11-05 05:00:00
596
原创 一颗芯片封装了{CPU+内存+外存}却不叫Chiplet---SoB, SoC, SiP, McM, PoP的概念备忘
本文围绕ESP32-P4芯片的封装技术展开讨论，梳理了芯片级封装中的关键概念差异。核心内容包括：1）明确了ESP32-P4采用传统SiP/MCP封装而非Chiplet技术；2）详细对比了Chiplet与SiP/MCP在设计理念、互连技术、工艺灵活性等维度的区别；3）澄清了SiP与SoC的本质差异——SiP是封装级多die集成，而SoC是制造级单die集成；4）追溯了SoC（1990s）、SiP（1990s）和SoB（1960s）的技术发展脉络。文章通过技术演进视角，揭示了不同封装技术的特点与适用场景，为理解
2025-11-04 05:00:00
582
原创 SoC芯片集成 vs 模组集成SiP：芯片从入门到落地、从技术到商业的权衡
本文探讨了MCU模组的设计与应用优势。作者通过对未点亮的RISC-V板卡的研究，发现采用模组方案能显著降低PCB复杂度（4层降至2层）和成本，同时提供更大Flash容量（16MB）。文章详细分析了模组的物理规格（尺寸、pitch间距）、封装形式（Tape and Reel）和加工规范（回流焊曲线），并对比了ESP32、STM32等厂商的模组设计差异。研究揭示模组通过分离MCU与存储器的制造方式实现成本优势，并提出关于芯片集成度的思考：外设与存储的集成策略需要平衡技术可行性与商业成本。
2025-11-02 05:00:00
668
Chisel芯片开发-语言工具-Scala-2.13.14.tgz
2025-06-22
Chisel芯片开发-构建工具-Sbt-1.10.11.tgz
2025-06-22
Chisel芯片开发-构建工具-Sbt-1.10.11.zip
2025-06-22
Chisel芯片开发-构建工具-Sbt-1.11.2.tgz
2025-06-22
Chisel芯片开发-构建工具-Sbt-1.11.2.zip
2025-06-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人