- 博客(2)
- 收藏
- 关注
RSS订阅原创 vivado Xilinx V7差分转单端时钟
其内部时钟可以看到是一个差分时钟，需要转为单端时钟。baba因为Xilinx内部只有一个差分时钟，我们需要转为单端来使用，下面是差分转单端的教程。鄙人的一点总结，有错误请指出！第三步：找到原语，需要将调用部分括号内改为对应的差分时钟输入和单端输出（后面有注释）若要改为全局时钟还需要加上。
2023-02-09 10:40:25
2654
原创 FPGA按键消抖Verilog
（一）按键按下时，会产生一定抖动才会达到稳定状态，就像我们开电灯时，电流不稳定一闪一闪的才会亮起来。按键消抖的意义也类似这么个道理，相当于滤波器，过滤掉毛刺，让那些width不到10ns被滤掉只留下超过10ns的，我们的按键能够产生一个稳定的输入。（二）我想要实现的是按下按键产生时钟短的毛刺被消除时钟长的(when palse width>10 clock cycle)留下。（三）所以我们的输入只需要有时钟（clk），复位(reset_n，状态机一定要有复位归零机制不然会荡机）和key按键。
2023-02-03 19:17:23
569
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人