问题描述 verilog中数值大于位宽,例如5‘h20,会出现什么情况 0x20 = 6’b10_0000,5‘h20会截去高位,实际值等于5’h00 如果在case语句中写了5‘h00和5’h20,那么相当于写了两个5‘h00,产生错误。