自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 资源 (3)
  • 收藏
  • 关注

原创 clock_glitch_free_switch

【代码】clock_glitch_free_switch。

2023-10-18 14:10:09 130 1

原创 AXI协议简介

AXI4协议简介,B站FPGA探索者学习记录

2023-10-17 17:24:41 686 1

原创 python脚本:自动创建.v

python脚本,自学习,用于自动创建脚本

2023-02-10 18:04:44 348

原创 TCL_学习篇

TCL学习,来源于百度搜索的简化版,先看着,后面再改

2023-02-07 15:47:23 634

原创 正则表达式_学习篇

以一个简单例子,描述正则表达式应该如何简单使用

2023-02-07 14:36:48 118

原创 Microblaze的使用记录

microblaze使用记录

2022-09-07 15:02:54 315

原创 后仿——记录

后仿问题自我记录

2022-09-02 11:34:05 317

原创 sdc https://www.docin.com/p-2342521821.html

1.小技巧set CLK_DIV4 500set RSS_CLK_GEN_HIER u_rss_top/u_rss_clk_gen_svset rss_bus_clk_p [expr (1000.0/1600.0)]set rss_PLL_clk_p [expr 1000.0/($CLK_DIV4 *1.25)]set QSPI_INOUT [get_ports {qspi_di qspi_do qspi_ho

2022-06-24 15:11:39 992

原创 时序约束优先级

在xdc文件中,按约束的先后顺序依次被执行,因此,针对同一个时钟的不同约束,只有最后一条约束生效。虽然执行顺序是从前到后,但优先级却不同;就像四则运算一样,+-x÷都是按照从左到右的顺序执行,但x÷的优先级比+-要高。时序例外的优先级从高到低为:① Clock Groups (set_clock_groups)② False Path (set_false_path)③ Maximum Delay Path (set_max_delay) and Minimum Delay Path (set

2022-05-05 14:54:31 987

原创 静态时序分析

静态时序分析——简介今天开始系统地学习一下静态时序分析(Static Timing Analysis,STA),主要根据《Static Timing Analysis for Nanometer Designs --- A Practical Approach》这本书来进行学习。什么是静态时序分析?STA在数字电路设计实现过程中有很重要的地位,主要在后端PR之后配合后端工具一起完成时序签核(timing signoff)的工作。目前业界最为主流的STA工具是Synopsys家的PrimeTime

2022-04-27 15:50:55 4096

原创 verilog基本功能性电路设计

一、除法器基于减法和移位的除法器的算法: 对于32的无符号除法,被除数a除以除数b,他们的商和余数一定不会超过32位。首先将a转换成高32位为0,低32位为a的temp_a。把b转换成高32位为b,低32位为0的temp_b。在每个周期开始时,先将temp_a左移一位,末尾补0,然后与b比较,是否大于b,是则temp_a减去temp_b将且加上1,否则继续往下执行。上面的移位、比较和减法(视具体情况而定)要执行32次,执行结束后temp_a的高32位即为余数,低32位即为商。ver...

2022-02-14 17:53:41 1198

原创 shell使用

1.以vi等工具编写脚本文件,以~.sh的格式保存,使用chmod +x ./~.sh赋予权限,。、~.sh跑脚本2.bash shell 中每个变量的值都以字符串的形式保存,如不含空格,可以直接赋值,要是有就要使用引号。单引号时,将引号里面的值直接输出,不解析。双引号时,会解析引号里面的值,可能是参数,引用的值什么的。3.引用变量时,可以加花括号来标记边界,如 skill="Java" echo "I am good at ${skill}Script"4.将命令的结果赋值给变量,可以使用反引

2022-02-14 17:53:11 438

原创 mipi2spi

`timescale 1ns / 1psmodule SPI_Master#( parameter CLK_FREQ = 50, /* 模块时钟输入,单位为MHz */ parameter SPI_CLK = 1000, /* SPI时钟频率,单位为KHz */ parameter CPOL = 0, ...

2021-12-13 19:58:53 1518

原创 Verilog HDL数字设计与综合(第二版)学习笔记-第六、七章

门级建模-----电路规模小,电路门少,直观,繁琐,易出错数据流--------从抽象层次入手,避免繁琐细节,根据数据在寄存器之间的流动和处理过程对电路进行描述1.连续赋值语句1.1 连续赋值语句的特点 a.连续赋值语句左值必须是一个标量或向量线网,或者是标量或向量线网的拼接,不能是向量或向量寄存器; b.连续赋值语句时刻激活,随任意操作数变化而变化; c.操作数可以是标量或向量的线网或寄存器,也可以是函数调用; d.赋值延迟用于控制对线网赋予新值的时间,根据仿真时间单...

2021-07-12 15:13:36 727

原创 Verilog HDL数字设计与综合(第二版)学习笔记-第四、五章

模块与端口4.1 模块

2021-07-08 09:38:25 324

原创 Verilog HDL数字设计与综合(第二版)学习笔记-第三章

一、词法约定1.Verilog是大小写相关的,要区分,其中关键字全部都要小写2.空白符又空格(/b)和制表符(/t)组成,除字符串中的空白符,其它的仅作分割表示,无实际意义。3.注释:单行 // 多行:/* */,多行的不准嵌套多行,但可以嵌套单行的。4.操作符有三种,用来分隔三个操作数:单目、双目和三目操作数,单目操作数优先于双目的,如:~>&&。三目的举例:a = b ? c : d;5.数字声明: 5.1指明位宽的:<size位宽>...

2021-07-05 15:29:17 437

tpu-v2-busmatrix地址空间.xlsx

tpu-v2-busmatrix地址空间.xlsx

2023-12-13

Everset-v200R001-tpu模块详细设计书.docx

Everset-v200R001-tpu模块详细设计书.docx

2023-12-13

后仿问题记录————vcs + xcelium

主要记录个人在进行后仿时的操作步骤和遇到的一些小问题,仅供个人记录,偶这个脑子哦

2022-09-15

综合流程flow及环境介绍

综合流程flow及环境介绍

2022-07-21

异步时钟域间信号传输的隐患——亚稳态

异步时钟域间信号传输的隐患——亚稳态

2022-03-04

uart学习的一点心得

uart学习的一点心得

2022-02-25

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除