Vivado 仿真器中的通用验证方法学 (Universal Verification Methodology, UVM) 支持

注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师。

以下为个人译文，仅供参考，如有疏漏之处，还请不吝赐教。

Vivado 集成设计环境支持将通用验证方法学 (UVM) 应用于 Vivado 仿真器。

本文涵盖了在 Vivado 中创建 UVM 示例设计的步骤。

Vivado 提供了预编译的 UVM V1.2 库。

请遵循以下步骤创建设计示例测试案例，以便在工程模式下使用 UVM。

（本文随附了 1 个简单示例，可供您下载解压使用）。