【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

最新推荐文章于 2025-02-13 17:58:59 发布

原创

最新推荐文章于 2025-02-13 17:58:59 发布 · 4.6k 阅读

CC 4.0 BY-SA版权

文章标签：

本文介绍了如何在QuartusII中使用DesignPartition功能，将底层Verilog代码打包成加密的.qxp文件，包括设置模块为设计分区、合并网表、导出和导入.qxp文件的详细步骤。以LED灯控制工程为例，展示了如何实现在不泄露源代码的情况下使用封装的模块。

当我们在做项目的过程中，编写的底层Verilog代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。
Quartus II的.qxp文件为QuartusII Exported Partition，用于创建综合或者PAR之后的网表文件。

在QuartusII的Project Navigator中选中欲创建qxp的module文件，右击，选择“Design Partition > Set as Design Partition”。
综合整个工程，想出PAR后的qxp就需要编译整个工程。
点击菜单“Process”，选择“Start > Start Partition Merge”，以创建完整的module网表。
点击菜单“Project”，选择“Export Design Partition”。
在弹出窗口中选择想要的层次和网表选项，即可导出.qxp文件。

下面以按键控制LED灯的简单工程为例，展示网表文件封装的详细过程。
本工程用户代码模块分为三部分：

key_filter.v：按键消抖模块代码
keyLED.v：顶层设计文件
led_control.v：LED灯控制模块

接下来将按键消抖模块key_filter.v封装为网表文件。
1、在QuartusII的Project Navigator中选中欲创建qxp的module文件，右击，选择“Design Partition > Set as Design Partition”。