- 博客(2)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 Vivado警告记录[Timing 38-316]
综合工程时出现了诸多这种时序警告，原因是ip是单独综合的，ip综合的时候用的时钟频率和现在实际的时钟频率不一样，好比别的模块都工作在200M时钟下，但这个ip综合的时候你告诉它，它只需要在100M时钟下工作，它就按照这个时序综合了，结果现在全局综合和布局布线的时候发现它其实需要在200M时钟下工作。解决办法，重新生成IP核，ooc单独综合模式改为全局综合模式，再重新综合警告消除。xilinx官方社区找到了相同的问题。
2025-10-20 16:40:37
138
原创 vivado 工程edf网表无法正确例化问题记录
FPGA工程例化全部.vm文件时没有出现问题，将同样IP全换成edf文件时，其中一个名为multi_unsigned_26x16的文件无法例化进工程中，经过检查后发现该模块的moudle名字为multi_unsigned26x16，和文件名相比少了一个下划线，导致无法识别这个edf文件，vivado在识别edf和.vm网表时语法存在差异，对于.vm网表，文件名和moudle不一致，vivado是可以识别的，但是使用edf网表时，要确保文件名和moudle名一致，否则模块不能例化进工程中。
2025-02-13 22:06:16
394
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人