- 博客(3)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 FPGA引脚的电平标准
对于输入端，状态1的判定要求为大于等于2.0V，状态0的判定要求为小于等于0.8V；电平标准分为板子内部和外部的拓展。对于输入端，状态1的判定要求为大于等于0.65倍的VCC（若VCC精确等于1.5V，则为0.975V），状态0的判定要求为小于等于0.35倍的VCC（若VCC精确等于1.5V，则为0.525V）。对于输入端，状态1的判定要求为大于等于0.65倍的VCC（若VCC精确等于1.8V，则为1.17V），状态0的判定要求为小于等于0.35倍的VCC（若VCC精确等于1.8V，则为0.63V）。
2024-07-19 16:56:41
3359
原创 vivado防止信号被优化
在添加ILA进行DEBUG时经常发现某些信号找不到了，可以在信号定义前添加如下约束（选择其中一个即可）1.(* keep = "true" *)2.(* keep_hierarchy = “yes” *)3.(* DONT_TOUCH= “TRUE” *)例如：(* keep = "true" *)wire aaa; 若在例化模块前加则表示该模块的层次结构不优化，如：(* keep = "true" *)name name_u; 其中1和2的约束是仅防止
2024-05-08 19:05:11
3927
1
空空如也
xilinx FPGA 代码没改，加了抓信号功能就正常了，这是怎么回事？
2022-07-30
TA创建的收藏夹 TA关注的收藏夹
TA关注的人