- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA错误经验总结（持续更新）
1.信号抓取 1.1 vivado中信号抓取 (* mark_debug = “true” *)语句：一般添加至信号定义之前。 例：reg (* mark_debug = "true" *) LED； 添加语句后，对工程进行综合。综合完成后选择set up debug。 进入Synthesized Design界面后会弹出set up debug窗口，选择next。 可选中信号右击选择抓取时钟（clock domino）。 若出现警告抓取时钟非自由时钟，可将时钟添加一层buff后使用。 当然也会存在
2020-12-18 11:43:06
1944
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人