- 博客(3)
- 收藏
- 关注
RSS订阅原创 UVM-Objection机制
objection与task phase object字面意思是“反对”，通过drop来通知系统关闭验证平台，drop之前一定要先raise。 代码一： task main_phase(uvm_phase phase); phase.raise_objection(this); ...... phase.drop_objection(this); endtask 当一个phase中所有objection都已经撤销后，就会关闭此phase进入下一个ph...
2022-04-28 11:30:50
777
原创 UVM-Phase机制(待更新)
Function与Task Phase UVM中Phase机制分为两大类： 1.不耗时function phase 2.耗时task phase 图1中灰色背景是task phase，白色背景是function phase，所有的phase按照图中的顺序自上而下自动执行 图1 UVM中的Phase 对于function phase来说，在同一时间只有一个phase在执行；但是在task phase中，12个小phase并行运行，称为run-time动态运行...
2022-04-24 15:17:37
563
原创 SystemVerilog数据类型
使用与Verilog不同，SystemVerilog引入了一个新的数据类型logic 四值逻辑属于硬件世界（0、1、X、Z），二值逻辑属于软件世界（0、1），SV引入二值逻辑能够有效减少内存使用量、提高仿真器性能。 四值逻辑：integer、reg、wire、logic、tri； 二值逻辑：byte、shortint、int、longint、bit。 根据有无符号可划分为： 有符号类型：byte、shortint、int、longint、integer； 无符号类型：bit、logic、re..
2022-04-21 11:37:23
766
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人