hdlbits题目Count clock

最新推荐文章于 2024-09-08 18:56:05 发布

原创

最新推荐文章于 2024-09-08 18:56:05 发布 · 470 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#fpga

这是一篇关于在FPGA中实现2位BCD码计时时钟的博客，作者在解决一道题目时遇到挑战，起初错误地使用了加法逻辑，后来纠正为正确使用BCD码，耗时约2小时完成。博客内容包括问题描述、错误分析以及最终代码展示。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

本来只是一直做题，觉得题目比较基础，直到做到这道题，这道题大概写了2个小时，特意记录一下。

这个是题目，让做一个计时的时钟。一开始没审好题，直接加法，结果答案是10的地方我的是a,

一看是用2位bcd码来写，没办法，重写了。

下面是我的代码：

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss);
    
    
    reg [7:0] h;
    reg [7:0] m;
    reg [7:0] s;
    
    assign hh=h;
    assign mm=m;
    assign ss=s;
            
    
    always@(posedge clk)