使用PCIE读写寄存器时，部分地址无法读写

最新推荐文章于 2023-09-01 16:00:16 发布
最新推荐文章于 2023-09-01 16:00:16 发布
阅读量461 收藏
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_44703138/article/details/132336081
版权
文章探讨了在项目中，对smartconnect的模块进行设计更改后，导致PCIe读写寄存器时部分地址无法访问的问题。分析指出，VIVADOIP在某些地址操作时VAILD和READY信号异常。解决方案包括删除有问题的模块并重新连线，以及可能需要重新配置AXI总线接口。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

项目场景：

更改smartconnect后面的某些interconnect连接的模块设计后，interconnect模块某些AXIs的连接线重新连过后，即后续模块的设计更改后有可能触发此bug。

问题描述

使用PCIE读写寄存器时，部分地址无法读写

原因分析：

使用vivado自带ip抓取AXIS总线上的数据，发现对某些地址读写时smartconnect的M_axi接口有VAILD和READY的上升沿信号，对另一些则没有

解决方案：

1.删除模块并重新连线

2.（未验证）重新连AXI总线接口即可

PCIE寄存器访问
qq_41910353的博客
03-15 848
IO与Memory方式访问PCIE配置空间
pcie读写ddr_（LINUX）S04-CH03 PCIE 读写BAR地址和DDR
weixin_35052140的博客
02-19 612
void MainWindow::on_TestDDR_clicked(){unsigned char buf1[4096];unsigned char buf2[4096];unsigned int i=0;unsigned int error_cnt =0;for(i=0;i<4096;i++){buf1[i]=i;}put_data_to_fpga_ddr(FPGA_AXI_START...
pcie_debug:用于读写 PCIe BARx 内存空间的命令行工具
05-28
pcie_debug 用于读取/写入 PCIe BARx 内存空间的命令行工具 ，在linux下验证可用 vscode
PCI总线的存储器读写总线事务
婺之阳
07-12 4542
总线的存储器读写总线事务 总线的基本任务是实现数据传送，将一组数据从一个设备传送到另一个设备，当然总线也可以将一个设备的数据广播到多个设备。在处理器系统中，这些数据传送都要依赖一定的规则，PCI总线并不例外。 PCI总线使用单端并行数据线，采用地址译码方式进行数据传递，而采用ID译码方式进行配置信息的传递。其中地址译码方式使用地址信号，而ID译码方式使用PCI设备的ID号，包括Bus
PCIe配置空间和PCI设备中的寄存器
chengch512的专栏
09-23 1万+
1、访问PCI配置空间，PCI基本配置空间的读写使用下列函数： 原型定义在 int pci_read_config_byte(struct pci_dev *pdev, int where, u8 *val); int pci_read_config_word(struct pci_dev *pdev, int where, u8 *val); int pci_read_config_d
Zynq-Linux移植学习笔记之26-PCIE端节点通过DMA访问内存失败问题解决
无知的我
05-02 6802
1、背景介绍最近单位要使用国产化器件，尤其是出了中兴的事件之后，国产化步伐加快了不少。通过调研，在交换芯片领域，国内的盛科做的不错，于是选用了盛科的40G交换芯片替代博通的56846.局部硬件简图如下：如上图所示，ZYNQ中使用了AXI_PCIE IP核，作为PCIE RC节点，交换芯片作为PCIE EP节点，两者之间通过PCIE总线相连。ZYNQ通过PCIE配置交换芯片，实现路由配置和转发等功能...
PCI BAR寄存器详解（二 实例讲解）
weixin_42109053的博客
05-28 4426
前言 下面以一个实际项目，讲解 PCI 驱动程序和 BAR 空间的相关操作函数。 一、驱动程序加载与卸载 static const struct pci_device_id pci_ids[] = { { PCI_DEVICE(0x1DED, 0x1020), }, {0,} }; MODULE_DEVICE_TABLE(pci, pci_ids); static struct pci_driver pci_driver = { .name = DRV_NAME, .id_table = p
如何使用xdma读写pcie寄存器
03-31
要使用xdma读写PCIe寄存器，您需要执行以下步骤： 1. 确保您的系统上已安装了xdma驱动程序。如果未安装，请先安装。 2. 打开终端并输入以下命令以加载xdma驱动程序： ``` sudo modprobe xdma ``` 3. 使用以下...
python通过pcie读数据_在模块中读写pcie slot的寄存器状态
weixin_39906192的博客
12-08 843
#include #define PCI_EXP_SLTSTA_PDS 0x0040 /* Presence Detect State */#define PCI_EXP_SLTSTA_PDC 0x0008 /* Presence Detect Changed */#define PCI_EXP_SLTSTA 26 /* Slot Status ...
TX2平台PCIE读写测试与寄存器解析
而文件描述中提及的PCIe的读写功能测试、PCIE寄存器解析以及地址映射配置，均为嵌入式系统或计算机硬件工程师设计和调试硬件接口时需要关注的重要知识点。" 知识点一：PCIe接口基础 PCIe是一种高速串行计算机扩展...
96KB存储器的怎么算地址范围_【ARM】Cortex-M3 存储器系统
weixin_39730263的博客
11-10 511
存储器(Memory)作为计算机系统的重要组成部分，可分为RAM,ROM。可以是片内，也可在片外。一般来说，片内容量小，速度较快一些，片外的容量大，速度较慢一些。片内/片外 是针对于MCU而言，而不同芯片厂家的MCU芯片，都可以采用同样的内核，比如说CM3。CM3提供了预先定义好的存储器地址映射表，极大的方便了软件在各种基于CM3的MCU间的移植。1 存储系统功能概览CM3 的存储器系统与从传统 ...
PCIE设备BAR空间分配失败的原因
逆风水手的博客
04-01 3866
pcie
pcie bar空间region [disable]无法访问
最新发布
嵌入式记录
09-01 1128
。
PCIe 配置空间读写内核实现
YuZhiHui_No1的专栏
08-04 1万+
1     PCI及PCI-E配置空间介绍    PCI-E是用来互联如计算和通信平台应用中外围设备的第三代高性能I/O总线。PCI-E采用了与PCI相同的使用模型和读写（load-store）通信模型，支持各种常见的事务，如存储器读/写、IO读/写和配置读/写事务。其存储器、IO和配置地址空间与PCI的地址空间相同。PCI Express与PCI系统是软件向后兼容的。 PCI-E的配置空间大
PCIe驱动调试过程中遇到的问题
08-24 6225
PCIe驱动和fpga设备调试遇到的问题解决 问题1. FPGA设备通过PCIe读取DDR内容失败 现象：观察FPGA侧的PCIe核，发现在执行一段时间后，PCIe核发出读存储器请求，不能得到内存的数据；同时系统侧通过lspci -vvv命令发现设备的UESta信息出现overflow标志(RxOF+)。 通过与正常系统上的PCIe设备的配置空间内容比较，发现我们设备的DevCtl设置了E...
pcie设备bar地址空间映射到用户空间的方式
一个码农的足迹
03-21 4808
该程序通过指定pcie设备的vendor id和device id能够将设备的bar空间映射到用户空间，用户空间可以通过映射后的地址对bar进行读写操作，方便驱动调试。 代码如下： #include <errno.h> #include <getopt.h> #include <fcntl.h> #include <inttypes.h> #include <locale.h> #include <stdio.h> #includ
[Xilinx PCIe] PCIe IP使用中的地址映射
慕田会的博客
06-07 6279
目录背景与问题1. Root Complex到Endpiont2. Endpiont到Root Complex 背景与问题 CPU+FPGA架构，CPU做RC、FPGA做EP； FPGA逻辑（Vivado ->BD -> Address Editor）中如何设置PCIe to AXI Translation； FPGA逻辑中如何设置AXI to PCIe Address Transl...
PCIE 调试过程记录
热门推荐
bahutou, 嵌入式系统解决方案
08-28 1万+
遇到的问题 PCIE link不稳定 配置空间读写正常，Memory mapping空间读写异常 缘由之前对PCIE的认识一直停留在概念的阶段，只知道是一个高速通讯协议，主要用于板内、板间的高速BUS。正好公司最近在调试一个PowerPC平台的PCIE BUS的BSP。需要一些PCIE的硬件、软件知识。下面通过解决实际问题过程的方法来进一步理解PCIE总线协议。但也仅仅限于工程应用（实际产品中调试、
PCIe扫盲——基地址寄存器（BAR）详解
justlxy的博客
05-12 2450
基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示： 其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，通常1~3个BAR比较常见。 主要注意的是，如果某个设备的BAR没有被全部使用，则对应的BAR应被硬件全被设置为0，并且告知软件这些BAR是不可以操作的。对于被使用的BAR来说，其部分低比特位是不可以被软件操作的，
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值