- 博客(2)
- 收藏
- 关注
RSS订阅原创 基于Makefile的Questasim编译仿真脚本
对于FPGA验证或者IC验证工程师来说，如何使用脚本文件来实现编译仿真工作是必须要掌握的技能。本篇文章介绍基于Makefile脚本来使用Questasim或Modelsim实现编译和仿真过程。此外，Makefile在Linux系统下有较好的支持，在Window系统下作者没有试过，咨询过说是Window系统不能支持。但是可以将Makefile脚本中的行为写入questasim支持的.do文件可达到一样的效果。
2023-07-12 13:51:20
560
1
原创 基于System Verilog仿真验证平台搭建
在FPGA验证或者IC验证领域，经常使用System Verilog语言搭建仿真验证平台。其中IC验证领域使用更多的为UVM验证方法学。对于中小型FPGA项目，使用System Verilog语言搭建仿真验证平台更为常见。
2023-07-12 09:26:37
1419
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人