5、SystemC与VHDL/Verilog HDL常见语法对比

1、常见用法对比

VHDL	Verilog HDL	SystemC
ENTITY	module	SC_MODULE
process		SC_METHOD(method)
signal		sc_signal
	output	inout
	只有四值(0,1,x,z)
	integer/time/real