bit_vector和std_logic_vetcor

最新推荐文章于 2024-12-18 15:57:42 发布
最新推荐文章于 2024-12-18 15:57:42 发布
阅读量2.3k 收藏 2
点赞数 1
CC 4.0 BY-SA版权
分类专栏： EDA 文章标签： EDA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_44404722/article/details/88409709
本文探讨了VHDL中bit_vector与std_logic_vector的数据类型差异，指出std_logic_vector具有更丰富的取值，包括'0','1','Z','U','X','W','L','H'和'-',而bit_vector仅包含'0'和'1'。因此，在使用std_logic_vector时，'when others=>'语句变得尤为重要，以确保所有可能的状态都被正确处理。

bit_vector只有’0‘和’1‘两种取值
但是std_logic_vetcor有九种取值
所以在写程序时 when others=>对于定义为std_logic_vector是很有必要的

位向量(bit vector)（算法导论第十一章11.1-2）
外太空的博客
07-15 3173
位向量(bit vector) 位向量（bit vector）是一个仅包含0和1的数组。长度为m的位向量所占空间要比包含m个指针的数组少得多。说明如何用一个位向量来表示一个包含不同元素（无卫星数据）的动态集合。字典操作运行时间应为O（1） （算法导论第十一章11.1-2） //里面的用循环转换了数据 这个在严格要求时间的复杂度下可以移动外部操作 int bit_search(char *array,int k) { if(array[k]) { int result = 1;
3、VHDL的STD_LOGIC_1164包常见数据类型转换
baidu_39362132的博客
05-26 1640
VHDL中BIT、BIT_VECTOR与STD_LOGIC、STD_LOGIC_VECTOR直接的转换。
简单的BitVector
本想找到回家的路，可谁曾想，我从未离开过
11-09 2573
class BitVector { public: explicit BitVector(int size) { __size = size; __memlen = (size>>3) + 1; __table = new unsi
std_logic_vector
it小白专栏
09-09 8055
std_logic_vector 是标准逻辑矢量,定义的是长度大于1的变量，需要确定赋值方向 （n downto 0） or （0 downto n）。 std_logic 是长度为1的逻辑 与bit 相似，只是 bit 只能是'0 ’和'1‘ 而 std_logic有以下九种状态：U'——初始值，'X'——不定，'0'——0，'1'——1，'Z'——高阻，'W'——弱信号不定，
VHDL的数据类型之标准逻辑位、标准逻辑矢量
qq_26087259的博客
12-18 1442
是由多个std_logic类型组成的数组，通常用于表示多比特信号，如数据总线、地址总线等。它允许定义任意位宽的逻辑向量，并支持灵活的位索引方式（downto或to。
bit_vector的实现（类似于标准库中的bitset的功能）
weixin_34323858的博客
07-29 208
#pragma once #include using namespace std; class bit_vector { public: bit_vector(int); ~bit_vector(void); int get_bit(int); void set_bit(int); void clear_bit(int); void reverse...
Type error resolving infix expression "mod" as type ieee.std_logic_1164.STD_LOGIC_VECTOR.
05-28
这个错误通常意味着您试图将 mod 运算符应用于类型为 `std_logic_vector` 的信号或变量。mod 运算符只能用于整数类型，而 `std_logic_vector` 是一种二进制位向量类型，不能直接应用于 mod 运算符。 要解决这个错误...
BITVECTOR和STD_LOGIC_VECTOR有什么区别
最新发布
08-27
在VHDL中，`BIT_VECTOR` 和 `STD_LOGIC_VECTOR` 都是用于表示一维逻辑位集合的数据类型，但它们在功能和适用性上有显著区别。 #### 数据类型定义与来源 `BIT_VECTOR` 是 VHDL 标准库中预定义的类型，属于 `BIT` ...
vhdl bit_vector
01-02
当涉及到不同数据类型间的相互作用时，比如从`bit_vector`到其他形式（如`std_logic_vector`），应采用适当的方法确保兼容性和准确性： ```vhdl function to_stdlogicvec (bv: bit_vector) return std_logic_vector...
library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; library std; use std.textio.all; package AdcDriverPkg is constant C_NB_BITS_ADC : integer := 12; constant C_ADC_ROM_DEPTH : integer := 20; constant C_ADC_ROM_WIDTH : integer := 8; constant C_NB_RAM_BUF : integer := 2; -- number of buffers in the OCM constant C_ADC_RANGE_SELECT_BIPOLAR_5V : std_logic_vector(2 downto 0) := "010"; -- Range is set to +/- 5V constant C_ADC_RANGE_SELECT_BIPOLAR_2V5 : std_logic_vector(2 downto 0) := "011"; -- Range is set to +/- 2V5 constant C_ADC_RANGE_SELECT_UNIPOLAR_5V : std_logic_vector(2 downto 0) := "110"; -- Range is set to 0V to 5V constant C_ADC_CHAN0 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (0, 3)); constant C_ADC_CHAN1 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (1, 3)); constant C_ADC_CHAN2 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (2, 3)); constant C_ADC_CHAN3 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (3, 3)); constant C_ADC_CHAN4 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (4, 3)); constant C_ADC_CHAN5 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (5, 3)); constant C_ADC_CHAN6 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (6, 3)); constant C_ADC_CHAN7 : std_logic_vector (2 downto 0) := std_logic_vector (to_unsigned (7, 3)); constant C_ADC_REGISTER_CONTINUE : std_logic_vector(6 downto 0) := "0000000"; -- 0X00 constant C_ADC_REGISTER_MANUAL : std_logic_vector(6 downto 0) := "0000100"; -- 0X04 constant C_ADC_REGISTER_AUTO : std_logic_vector(6 downto 0) := "0000101"; -- 0X05 constant C_ADC_REGISTER_AUX_CFG : std_logic_vector(6 downto 0) := "0000110"; -- 0X06 type t_scheduling_rom is array (0 to C_ADC_ROM_DEPTH - 1) of std_logic_vector (C_ADC_ROM_WIDTH - 1 downto 0); constant C_DEFAULT_SCHEDULING : t_scheduling_rom := ( 0 => '0' & C_ADC_RANGE_SELECT_BIPOLAR_5V & '0' & C_ADC_CHAN0, 1 => '0' & C_ADC_RANGE_SELECT_BIPOLAR_5V & '0' & C_ADC_CHAN1, 2 => '0' & C_ADC_RANGE_SELECT_BIPOLAR_5V & '0' & C_ADC_CHAN2, 3 => '0' & C_ADC_RANGE_SELECT_BIPOLAR_5V & '0' & C_ADC_CHAN3, 4 => '0' & C_ADC_RANGE_SELECT_UNIPOLAR_5V & '0' & C_ADC_CHAN4, 5 => '0' & C_ADC_RANGE_SELECT_UNIPOLAR_5V & '0' & C_ADC_CHAN5, 6 => '0' & C_ADC_RANGE_SELECT_UNIPOLAR_5V & '0' & C_ADC_CHAN6, 7 => '1' & C_ADC_RANGE_SELECT_UNIPOLAR_5V & '1' & C_ADC_CHAN7, -- end of microframe, end of macroframe others => (others => '0') ); function ss12DaqToSigned(n: in std_logic_vector(11 downto 0)) return std_logic_vector; function ss12InvertValue(n: in std_logic_vector(11 downto 0)) return std_logic_vector; end package AdcDriverPkg; package body AdcDriverPkg is ----------------------------------------------------- -- ss18DaqToFp18d3 function -- input is a std_logic_vector of 12 bits (UNSIGNED value from 0 to 4095 -> (-5V to 5V) ADC measurement) -- return value is a std_logic_vector of 12 bits (SIGNED value from -2048 to 2047 -> -5V to 5V) -- The function is basically substracting half of the maximum value (2048) to covert from unsigned to signed format ----------------------------------------------------- function ss12DaqToSigned(n: in std_logic_vector(11 downto 0)) return std_logic_vector is begin return (not n(11) & n(10 downto 0)); end; ----------------------------------------------------- -- ss18InvertValue function -- Input is a std_logic_vector of 12 bits (SIGNED value from -2048 to 2047) -- Inverting the value of a 2-complement number by inverting and adding 1 (instead of multiplying with -1). ----------------------------------------------------- function ss12InvertValue(n: in std_logic_vector(11 downto 0)) return std_logic_vector is begin return std_logic_vector(to_signed(to_integer(signed(not(n))) + 1, 12)); end; end;
08-09
function ss12InvertValue(n: in std_logic_vector(11 downto 0)) return std_logic_vector is begin return std_logic_vector(to_signed(to_integer(signed(not(n))) + 1, 12)); end; 这个实现是可行的，但...
bit_vector在VS2010中的使用
06-15
bit_vector在VS2010中的使用范例
vhdl中char与std_logic_vector类型转换函数
01-03
vhdl中char与std_logic_vector类型转换函数，在标准的IEEE库中没有的东东。 有些特殊的情况下特别有用哦。
VHDL中std_logic_vector与std_logic有什么区别?
热门推荐
qiangruixin5584的博客
09-14 3万+
std_logic_vector 是标准逻辑矢量,定义的是长度大于1的变量，需要确定赋值方向 (n downto 0) or (0 downto n)。std_logic 是长度为1的逻辑 与bit 相似，只是 bit 只能是'0 ’和'1‘ 而 std_logic有以下九种状态:U'--初始值，'X'--不定，'0'--0，'1'--1，'Z'--高阻，'W'--弱信号不定，'L'--弱信号0，...
VHDL：conv_std_logic_vector的用法
blog
12-04 3万+
std_logic_arith程序包里定义的数据转换函数：conv_std_logic_vector（A，位长）--INTEGER,SINGER,UNSIGNED转换成std_logic_vector。        由于参考书上都没有具体说明，本以为是将原来的数据类型按位矢量输出，结果按这种用法编写的滤波器在接实际信号时，却使用输出图像全部反色，经modelsim波形仿真之后，才发现滤波器结构
VHDL中的数据转换函数conv_std_logic_vector的用法
kittyonly777的专栏
05-09 1万+
转换后的数据是原数据的二进制补码形式 VHDL中的数据转换函数conv_std_logic_vector的用法 std_logic_arith程序包里定义的数据转换函数：conv_std_logic_vector（A，位长）--INTEGER,SINGER,UNSIGNED转换成std_logic_vector。 由于参考书上都没有具体说明，本以为是将原来的数
bit_vector位向量容器
hopegrace的博客
02-01 2040
bit_vector位向量容器 一、原理 bit_vector位向量容器是一个bit位元素的序列容器，具有vector容器一样的成员函数，常用于硬件端口的控制。区别于vector<bool>的一个重要特性是bit_vector更节省内存空间，一个元素只占用一个bit，而不是一个字节。bit_vector用vector作后缀名，实际与vector并没有任何关联。 bit_vecto...
Bit Vector算法
qq_25956141的博客
09-22 6771
摘要： 该算法常用到包分类中，初次接触到bit vector算法是在对海量数据的处理。 设想我们有个很大的数据集，它的总体个数为400亿个数字，需要消除重复的数据，一种想当然的做法是，每次读取一部分，进行消重，如每次读取1000万个数据进行消重，这样我们就可以将40亿个数字分成400部分，将消重后的数据合并，然后进行进一步消重，这种做法显然需要的花费很大的时间开销。假设将所有数据都读取到内存中，发...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值