- 博客(1)
- 收藏
- 关注
RSS订阅原创 ISE报错：WARNING:HDLCompiler:751
（一） 大家都知道在verilog中定义端口是有两种方式的。 WARNING:HDLCompiler:751 - "F:\test_warming.v" Line 17: Redeclaration of ansi port AD_sts is not allowed 报错告诉你重复定义了。因为module(input A,input B, output C)中的input A...
2019-04-10 10:30:47
1294
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人