- 博客(2)
- 收藏
- 关注
RSS订阅原创 zyqn7000开发板学习笔记（二）
zyqn7000开发板学习笔记（二）PL例程2——PLL实验PLL(phase-locked loop)，即锁相环。其功能是将FPGA系统的时钟分为不同的频率（分频或倍频），满足设计要求。zyqn7000开发板中fpga部分与xilinx7系列相同，使用专用的全局和区域IO和时钟资源来管理设计中各种时钟需求，即CMT(clock management tiles)，其功能包括时钟合成，倾斜校正，过滤抖动。每个CMT包含一个MMCM（mixed-mode clock manager）和一个PLL。MMC
2020-07-29 20:49:27
592
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人