【期末复习】计算机组成原理 袁春风

补充

[-128]补= 28 – 27 = 256-128=128=1000 0000

[-1]补= 28 – 1 = 128-1=127=1111 1111
[+1]补= 28 – 1 = 128-1=127=0000 0001

[+0]补= [-0]补= 28 ±0=256=1 0000 0000=0000 0000

[+127]补= 28 +127=127= 0111 1111
[-127]补= 28 +127=127= 1000 0001

例1：将十进制数–0.75 转换为 IEEE 754 的单精度浮点数格式表示。
解：(–0.75)10 = (–0.11)2 = (–1.1)2×2-1 = (–1)s×1.f×2e-127，所以 s = 1, f = 0.100…0, e = (127–1)10 = (126)10 = (0111 1110)2，规格化浮点数表示为 1 0111 1110 1000 0000…0000 000，用十六进制表示为 BF 40 00 00H。

例 2：求 IEEE 754 单精度浮点数 C0 A0 00 00H 的值是多少。
解：求一个机器数的真值，就是将该数转换为十进制数。首先将 C0 A0 00 00H 展开为一个 32 位 单精度浮点数：1 10000001 010 0000…0000。据 IEEE 754 单精度浮点数格式可知，符号 s = 1, 尾数 f = (0.01)2 = (0.25)10，阶码 e = (10000001)2 = (129)10，所以，其值为(–1)s×1.f × 2e-127 = (–1)1 ×1.25×2129-127 = –1.25×22 = –5.0。

计算机组成原理试卷１

一、选择题（共20分，每题1分）
1．CPU响应中断的时间是___C___。
A．中断源提出请求；
B．取指周期结束；
C．执行周期结束；
D．间址周期结束。

CPU响应中断的条件：一条指令执行结束
CPU响应中断的时间：是在每条指令执行阶段的结束时刻
CPU的中断响应时间：是指从 发出中断请求 到 进入中断处理 所用的时间

基本概念：
指令周期（取指令、分析指令到执行完该指令所需的全部时间）
四个时钟周期 = 一个机器周期，一个指令周期至少包含两个机器周期

具有间址寻址的指令周期：

带中断的指令周期：

2．下列说法中___C___是正确的。
A．加法指令的执行周期一定要访存；
B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；
D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。

3．垂直型微指令的特点是___C___。
A．微指令格式垂直表示；
B．控制信号经过编码产生；
C．采用微操作码；
D．采用微指令码。

1.水平型微指令:采用长格式，一条微指令能控制数据通路中多个功能部件并行操作。其一般格式如下：
控制字段 判别测试字段 下地址字段
2.垂直型微指令：采用短格式，一条微指令只能控制一两种操作。
垂直型微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。
3.总结：水平型微指令一指多用，长度虽长但并行性高，速度快，够灵活；
垂直型微指令单指单用，长度虽短但效率低，并行性差，指令数多。

4．基址寻址方式中，操作数的有效地址是___A___。
A．基址寄存器内容加上形式地址（位移量）；
B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；
D．寄存器内容加上形式地址。

基址寻址方式：基址寄存器内容加上形式地址（位移量）
变址寻址方式：变址寄存器内容加上形式地址（位移量）

5．常用的虚拟存储器寻址系统由___A___两级存储器组成。
A．主存－辅存；
B．Cache－主存；
C．Cache－辅存；
D．主存—硬盘。

由主存 - 辅存组成的虚拟存储器和主存Cache 存储器是两个不同存储层次的存储体系。
虚拟存储器的调度方式：页式调度、段式调度、段页式调度。

6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。
A．停止CPU访问主存；
B．周期挪用；
C．DMA与CPU交替访问；
D．DMA。

周期挪用：当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个主存周期，而DMA不请求时，CPU仍继续访问主存。

DMA：Direct Memory Access（存储器直接访问），DMA传送方式是让存储器与外设、或外设与外设之间直接交换数据，不需要经过CPU的累加器中转，提高了数据的传输速度。

CPU与主存数据交互的方式：程序查询方式、程序中断方式、DMA

7．在运算器中不包含___D___。
A．状态寄存器；
B．数据总线；
C．ALU；
D．地址寄存器。

运算器的组成：算术逻辑单元（ALU）、累加寄存器（ACC）、数据缓冲寄存器和状态条件寄存器（PSW）
运算器的主要功能：算术和逻辑运算

控制器的组成：程序计数器（PC）、指令寄存器（IR）、指令译码器、存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、时序系统、微操作信号发生器（指令操作码、状态条件、时序组成）

指令译码器的寻址方式：
1.指令寻址：相对寻址、直接寻址和间接寻址
2.数据寻址
3.立即数寻址
4.寄存器寻址
5.寄存器间接寻址
6.寄存器相对寻址
7.存储器直接寻址
8.基址加变址寻址 和 相对基址加变址寻址
9.带比例的变址寻址

指令的组成：操作码和地址码

8．计算机操作的最小单位时间是___A___。
A．时钟周期；
B．指令周期；
C．CPU周期；
D．中断周期。

时钟周期：最基本的周期单元是时钟周期，即CPU晶振的工作频率的倒数，是计算机中最基本最小的时间单位
机器周期（CPU周期）：是一条指令执行过程划分之后（比如划分成取值、执行、中断等），完成一个基本操作所需要的时间；一般由若干时钟周期组成
指令周期：是执行一条指令所需要的时间，即CPU从内存取出一条指令并执行这条指令的时间总和；由若干机器周期组成
总线周期：通过总线完成一次 内存读写操作 或者完成一次 输入输出设备读写操作 所必须的时间。一般一个总线周期包含4个时钟周期

区别于 存储周期

9．用以指定待执行指令所在地址的是___C___。
A．指令寄存器；
B．数据计数器；
C．程序计数器；
D．累加器。

指令寄存器IR：用于保存当前正在执行的那条指令
数据计数器：
程序计数器PC：存放下一条要执行的指令的地址； 因为程序中指令通常是顺序执行的，所以PC有自增功能
累加寄存器AC：暂时存放ALU运算的结果信息，是一个通用寄存器

在CPU中至少要有六类寄存器：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、数据寄存器（DR）、累加寄存器（AC）、程序状态字寄存器（PSW，用来表征当前运算的状态及程序的工作方式）。

参考博客：寄存器

10．下列描述中___B___是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；
B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；
C．所有的数据运算都在CPU的控制器中完成；
D．以上答案都正确。

11．总线通信中的同步控制是__A____。
A．只适合于CPU控制的方式；
B．由统一时序控制的方式；
C．只适合于外围设备控制的方式；
D．只适合于主存。

总线通信控制：
1.同步通信
①同步通信采用速度最慢的那个模块作为标准，即使有关模块的速度比较快，也要按照最慢的模块进行设置。
②一般应用在总线长度比较短，并且各个模块的存取时间比较一致的情况下，使用同步式传输数据。
③优点：同步通信具有较高的传输效率，可靠性较高；
缺点：所有模块都强求一致的同一时限，使设计缺乏灵活性。

2.异步通信
3.半同步通信（同步、异步相结合）
半同步通信适用于系统工作速度不高，但又包含了许多工作差异较大的各类设备的简单系统。

【总结】
总线的异步通信方式是不采用时钟信号，只采用握手信号；半同步通信方式是既采用时钟信号，又采用握手信号。

另外：
1.计算机的五大部件：运算器、控制器、存储器、输入设备、输出设备

2.计算机系统的五大部件之间两种互联方式为：总线连接和分散连接

3.相对于单总线结构，多总线结构解决了CPU、主存与I/O设备间速度不匹配的问题

4.DMA总线用于主存与I/O设备之间交换信息（程序查询方式、程序中断方式、DMA）

5.在同步通信中，一个总线周期的传输过程是先传输地址，再传输数据

6.所谓的三总线结构的计算机中的“三总线”包含：I/O总线 、主存总线、cpu总线

7.控制总线中常见的控制信号包括：总线请求、中断请求、传输响应

8.总线的异步通信方式是不采用时钟信号，只采用握手信号；半同步通信方式是即采用时钟信号，又采用握手信号。

9.假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用4个时钟周期，总线时钟频率为10MHz，则总线带宽是： 20MB/s
解析：1个时钟周期的时间为1/10MHz，每个时钟周期传输的字节数为8/4=2，则总线带宽为2/(1/10MHz)=20MB/s。
每个时钟周期传输的字节数 / 1个时钟周期的时间=总线带宽

10.在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇偶校验位，1个终止位，则波特率为： 1200bps
解析：一帧包含1+7+1+1=10位 故波特率为10120=1200bps
波特率=单位时间的数据帧数帧位