- 博客(2)
- 收藏
- 关注
RSS订阅转载 FPGA 学习之 Verilog 语法入门第三天
本文介绍了FPGA设计中Verilog语言的复位设计和时钟分频技术。复位设计部分详细讲解了四种复位方式：同步复位（时钟边沿触发）、异步复位（立即响应）、异步复位同步化（仅释放同步）和异步复位同步释放（主流方案，异步触发同步释放）。时钟分频部分重点阐述了偶数分频（通过计数器实现50%占空比）和奇数分频（利用双计数器相位互补合并）的实现方法。这些技术是FPGA时序电路设计的基础，对构建稳定可靠的数字系统至关重要。
2025-07-17 09:48:15
190
转载 FPGA 学习之 Verilog 语法入门第二天
当完成 verilog 工程设计后，首先需要进行就是仿真文件的设计，仿真文件又称为 testbench，测试激励。Testbench 文件内容往往包含以下几种：（1） 信号变量声明。（2） 时钟与复位信号的生成。（3） 被测试模块接口信号的波形激励生成。（4） 被测试模块的例化。（5） 被测试模块接口数据的校验模块。（6） 打印仿真信息。设计仿真文件：为顶层模块设计输入并打印输出。top模块作为顶层模块，负责功能。实例化了u_tpg）生成视频信号和图像数据，再将其输出的信号作为。
2025-07-15 21:04:49
86
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人