- 博客(9)
- 收藏
- 关注
RSS订阅原创 UG586 - Zynq 7000 Soc and 7 Series Devices Memory Interface Solutions v4.2，Ch1翻译
AMD 7系列FPGA内存接口解决方案（Memory Interface Solutions，MIS）Core是一个预先设计好的控制器和物理层（PHY）的组合，用于将7系列FPGA用户设计和AMBA®高级可扩展接口（AXI4）Slave接口连接到DDR3和DDR2 SDRAM设备。本用户指南提供了有关使用、定制和仿真AMD LogiCORE™ IP DDR3或DDR2 SDRAM接口核心（适用于7系列FPGA）的信息。指南描述了核心架构，并提供了有关定制和与核心接口的详细信息。⭐重要提示。
2025-07-02 10:34:26
1307
原创 DDR基本知识笔记
这些时序参数分为主时序（tCL、tRCD、tRP、tRAS）和次时序（tCKE、tFAW、tRFC、tREFI、tRRD、tRTP、tWTR等）。主时序对性能影响较大，通常在内存模块上标示（如16-16-16-32）。次时序对性能的优化较微妙，但在高频或超频场景下（如DDR5）尤为重要。调整时需权衡性能与稳定性，建议参考主板和内存的JEDEC标准或XMP配置文件，并通过压力测试（如MemTest）验证稳定性。
2025-07-01 15:38:11
1790
原创 Xilinx AXI Datamover (PG022)翻译
AXI DataMover 是一个关键的互连基础设施 IP，用于在 AXI4 内存映射域和 AXI4-Stream 域之间实现高吞吐量的数据传输。AXI DataMover 提供 MM2S（Memory Map to Stream，内存映射到流）和 S2MM（Stream to Memory Map，流到内存映射）两个 AXI4-Stream 通道，这两个通道以类似全双工的方式独立运行。
2025-06-30 10:40:49
1340
原创 ZYNQ7000 Gigabit Ethernet Controller千兆以太网数据手册(UG585 Ch16)翻译
千兆以太网控制器（GEM）与IEEE 802.3-2008标准兼容10/100/1000 Mb/s以太网MAC，能够在所有三个速度下以一半或完整的双工模式运行。PS配备了两个千兆以太网控制器。每个控制器都可以独立配置。要通过MIO访问引脚，每个控制器使用RGMII接口（为了节省引脚）。可以利用PL侧的EMIO来实现GMII接口。可以使用EMIO接口上的GMII在PL中创建其他以太网通信接口。在带有GTX的设备中可实现SGMII和1000 base-X接口。
2025-06-17 16:35:52
1117
原创 Zynq7000 ThreadX的NetX组件移植
选择ARM v7 gcc linker->Inferred Options->Software Platform，添加fileX/Debug、threadX/Debug、netX/Debug这三个路径。选择ARM v7 gcc complier->Inferred Options->Software Platform，添加fileX/src、netX/src、threadX/src这三个路径。六、新建netX_demo Application，并右键netX_demo, 选择New->Other…
2025-06-12 20:20:16
768
原创 Zynq7020 ThreadX 内核移植
文章顶部是xilinx官方的7020的ThreadX移植demo，这个demo用的ThreadX 5.8版本(2017年时的版本，很老)。这个工程目录结构如下。
2025-06-11 15:50:04
1110
原创 Ubuntu 20.04 ROS Noetic及Realsense-ROS的安装和多机通信
Ubuntu 20.04 ROS Noetic及Realsense-ROS的安装和ROS多机通信
2022-06-17 15:18:17
7418
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人