【PCB叠层设计与阻抗计算】4.单端线、差分线阻抗计算

手把手教你使用si9000计算高速差分线的阻抗 控制差分信号线的阻抗,对高速数字信号的完整性是非常重要的,因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压,如果不进行控制,信号质量会严重下降。 本节内容就来教大家学习使用si9000软件,以高速USB(480Mbits/s)为例,计算高速差分线布线时的参数。 阅读详情
AI摘要

本文介绍了使用SI9000进行单端线和差分线阻抗计算的方法,包括不同类型的线(微带线和带状线)的计算公式及软件计算要点,并提供了阻抗计算的总结。

0.前言

本章主要介绍SI9000中单端线、差分线阻抗计算。


  • 之前一直找不到硬件题目来练习,老羡慕人家做软件的,最近发现牛客居然有硬件相关题目!
  • 这是链接,牛客网刷题(点击可以跳转),而且它登陆后会自动保存刷题记录,重新登录时不会又原地重练,我觉得这一点还挺好的。
  • 个人刷题练习系列专栏:个人优快云牛客刷题专栏
  • 而且牛客的硬件板块还挺多的,包括FPGA等等,而优快云相对硬件板块太少了,如下是牛客硬件专项题目位置:
    在这里插入图片描述

1.单端线

1.1计算公式

相关因子:w:线宽;h:层厚;t:铜厚;εr:介电常数。

1.1.1单端微带线

只有一个参考平面

微带线

1.1.2单端带状线

有两个参考平面

带状线

1.2 SI9000阻抗计算

1.2.1单端微带线计算

单端微带线参数
单端微带线阻抗计算

1.2.2单端带状线计算

单端带状线参数
单端带状线阻抗计算

2.差分线

传输两个方向相反,幅度相等的信号。

2.1计算公式

相关因子:w:线宽;s:线距;h/b:层厚;t:铜厚;εr:介电常数。

2.1.1差分微带线

差分微带线计算

2.1.2差分微带线

差分带状线计算
如上:差分阻抗,即等于两倍单端阻抗减去两根线的耦合效应。

2.2 SI9000阻抗计算

2.2.1差分微带线计算

差分微带线参数
差分微带线阻抗计算

2.2.2差分带状线计算

差分带状线参数
差分带状线阻抗计算
注:带状线芯板对应H1参数,切不可填错。

3.总结

3.1模型选择

注意根据PP层数选择正确模型。如下:

单端微带线1片PP:
1片PP


单端微带线2片PP:
2片PP


单端带状线1片PP:
1片PP


单端带状线2片PP:
2片PP


差分微带线1片PP:
1片PP


差分微带线2片PP:
2片PP


差分带状线1片PP:
1片PP


差分带状线2片PP:
2片PP

3.2 参数正反比关系

线宽与阻抗成反比;
线距与阻抗成正比;
层厚与阻抗成正比;
铜厚与阻抗成反比;
介电常数与阻抗成反比。

3.3软件阻抗计算要点

带状线芯板对应H1参数,切不可填错;
目标阻抗一定,若层厚越薄,线宽越细;
参数间可相互反推进行调整;
注意最终确定的电气参数要是工艺可以达到的,同时成本较低;
阻抗计算在可接受范围内即可;
注意紧耦合与松耦合的选择,以方便走线。

阻抗精度要求一般在±10%,严格的±5%
控制阻抗的连续性比片面追求阻抗值更重要

结束语

  • 以上就是单端线、差分线阻抗计算的内容。
  • 推荐牛客网刷题(点击可以跳转)的硬件刷题板块。
    在这里插入图片描述
    部分相关内容及图片来自《电巢》,侵删。
常见的差分(动)阻抗计算模型 差分线阻抗模型类同于单端线,最大的区别在于,差分线阻抗模型 多了一个参数S1,即差分阻抗线之间的距离(注意是线中心点之间的距离)。   1. Edge-coupled Surface Microstrip 1B 适用范围: 外层无阻焊(阻焊前)差分阻抗计算。 这个模型比下面包含阻焊的模型更常用。 由于在外层,其线路层铜厚则为基板铜厚+电镀铜厚(使用Core时);或当表层使用单独铜箔时,则为成 阅读详情

相关推荐

Cadence Allegro 17.4实战:4层PCB叠层设计与阻抗计算避坑指南

本文详细介绍了Cadence Allegro 17.4在4层PCB叠层设计与阻抗计算中的实战技巧,包括叠层架构设计原则、阻抗计算实战方法、板厂沟通与生产确认等关键环节。通过实际案例和操作细节,帮助工程师避免常见设计陷阱,提升PCB设计质量和生产效率。

mm9012的博客 845

差分信号,差分对和耦合(二)——差分阻抗计算、差分对中的回流分布

当信号线和返回平面之间的耦合度大于两条信号线之间的耦合度时,返回路径平面将会出现明显的返回电流,返回平面会影响信号线的差分阻抗。

小孟同学的博客 8171

PCB叠层设计与阻抗计算实战:SI9000参数详解与偏差排查

在高速数字电路设计中,传输线阻抗匹配是保证信号完整性的基础。阻抗由线宽、介质厚度、铜厚、介电常数等参数共同决定,其计算需借助场求解器如SI9000,并结合PCB叠层结构与工艺能力。准确的阻抗控制能有效减少反射、损耗和EMI,广泛应用于USB 3.0、PCIe、10G以太网等高速接口的硬件开发。实际生产中,绿油厚度、蚀刻补偿、半固化片压合厚度等因素常导致实测偏差,需通过TDR测试和切片分析排查。本文围绕叠层设计与SI9000实操,详解单端与差分阻抗计算及常见问题排查方法。

weixin_26834815的博客 251

PCB叠层阻抗设计(最详细)

随着信号传送速度迅猛的提高和高频电路的广泛应用,对印刷电路板也提出了更高的要求。印刷电路板提供的电路性能必须能够使信号在传输过程中不发生反射现象,信号 保持完整,降低传输损耗,起到匹配阻抗的作用,这样才能得到完整、可靠、精确、无干扰、噪音的传输信号。在具有电阻、电感和电容的电路里,对电路中的电流所起的阻碍作用叫做阻抗。

qq_36492361的博客 6793

单端与差分阻抗计算全攻略:从叠层设计到SI9000实操

在高速PCB设计流程中,信号完整性是决定产品稳定性的核心指标之一,而阻抗匹配则是保障信号完整性的基石。无论是数字电路中的DDR数据线,还是高速接口中的USB、PCIe、HDMI,其传输质量都直接受控于走线的特征阻抗。理解单端线与差分线的本质差异,掌握介质厚度、线宽、间距、铜厚等关键参数对阻抗的影响规律,是每一位硬件工程师必备的基本功。借助SI9000等场求解器或在线阻抗工具,可以高效完成精确计算,但更重要的是将计算结果与叠层设计、生产制程有机结合。从微带线到带状线,从50欧单端到100欧差分,本文结合真实工

weixin_29188997的博客 248

高速PCB设计必看:单端与差分阻抗计算及SI9000实操指南

在高速数字电路设计中,传输线阻抗控制是保证信号完整性的基础。特征阻抗由传输线结构、材料与几何尺寸共同决定,其计算需基于叠层设计与工艺能力。通过场求解器如SI9000进行单端与差分阻抗建模,可有效预测并优化走线参数,减少信号反射与EMI问题。该技术广泛应用于DDR、PCIe、USB等高速接口的PCB设计,是硬件工程师必须掌握的核心技能。本文围绕单端阻抗、差分阻抗与SI9000工具,系统讲解从叠层规划到计算落地的完整方法。

weixin_42531163的博客 336

叠层设计与阻抗计算

目录 (一) 叠层设计与阻抗计算 .............................................................................................................................. 3 一、板材的分类: .....................................................................................................

ltqdxl的博客 3026

PCB阻抗匹配设计与Altium Designer实践指南

阻抗匹配是高速电路设计中的关键技术,通过消除信号反射确保信号完整性。其核心原理是利用传输线特性阻抗(Z0)与负载阻抗(ZL)的匹配关系,反射系数Γ=(ZL-Z0)/(ZL+Z0)决定了反射能量大小。在工程实践中,Altium Designer等EDA工具提供了从叠层设计、阻抗计算到规则驱动的全流程解决方案,特别适用于USB、DDR4、HDMI等高速接口设计。通过合理的阻抗控制,可以显著提升系统稳定性,某医疗设备案例显示未做阻抗控制的DDR4走线导致15%的返工成本。现代设计还需结合3D场仿真和TDR测试进行

weixin_34294649的博客 402

单端线与差分线阻抗计算:从叠层设计到板厂对接全流程

信号完整性是高速数字电路设计的核心议题,传输线阻抗匹配直接影响信号反射、振铃与眼图质量。在PCB设计中,单端线和差分线的特征阻抗由线宽、介质厚度、铜厚、介电常数及差分线间距等因素共同决定,微带线与带状线结构也呈现不同的阻抗特性。精准的阻抗控制和计算,是保证USB、PCIe、DDR等高速接口稳定工作的关键环节,也是硬件工程师和Layout工程师必须掌握的工程技能。从叠层规划到阻抗计算工具(如SI9000、嘉立创阻抗计算器)的应用,再到与板厂进行阻抗条对接与参数校准,这套完整流程贯穿高速PCB设计始终。

weixin_34265814的博客 395

硬件工程师必知:多层PCB叠层设计原理、经典结构与实战避坑指南

在高速电路设计中,信号完整性与电源完整性是确保系统稳定运行的核心基础。其原理在于为高速信号提供低阻抗、清晰的回流路径,并通过电源地平面耦合构建低噪声的电源分配网络,从而保障信号质量、抑制电磁干扰并提升系统可靠性。这一技术价值在通信设备、服务器主板、汽车电子及工业控制等对稳定性和性能要求严苛的应用场景中尤为凸显。要实现这些目标,合理的PCB叠层规划是关键,它直接决定了信号参考平面、阻抗控制及EMC性能。本文聚焦于硬件系统工程师的核心技能,深入解析4层、6层、8层等常用多层板的经典叠层结构,并结合信号完整性、电

weixin_34268753的博客 673

Altium Designer2019——PCB 设计叠层说明

Altium Designer PCB的绘制需要在不同的层上操作,初学者可能会被搞得迷糊,下面就对这些层的作用进行分析,各层的含义都是什么?

BRPCB的博客 3396

PCB板的叠层与阻抗

一、PCB层构成 copper:铜箔层,一种阴质性电解材料,沉淀在电路板基层上一层薄的,连续的金属箔。作为pcb的导体,容易粘合与绝缘层,接受印刷保护层,腐蚀后形成电路。 铜箔厚度为:12μm,18μm,35μm,加工最终厚度为44μm,50μm,67μm, prepreg:俗称PP,半固化片,又称预浸材料,半固化片可用作多层电路板的内层导电图形的黏合材料和层间绝缘。同一个浸润层最多可以...

Desperado376的博客 5745

差分阻抗计算方法及经验值

差分阻抗理论及经验计算方法,尤其适用于初学者。

PCB阻抗匹配:高速信号设计核心技巧

摘要:本文详细介绍了PCB阻抗匹配的原理与实现方法。通过分析微带线、带状线和差分线的阻抗特性,提出基于线宽、介质厚度等参数的设计公式(如微带线阻抗公式)。重点阐述了目标阻抗确定、叠层设计、走线参数调整等关键步骤,并指出需考虑制造公差(±10%)和绿油覆盖影响。文章还介绍了TDR测试验证方法,强调需通过专业工具计算和仿真优化,确保高速信号传输质量。

电子硬件笔记 794

从理想光源到部分相干:Abbe与Hopkins模型在计算光刻中的演进与选择

本文深入探讨了计算光刻中Abbe模型与Hopkins模型的演进与选择,分析了理想光源与部分相干光源在光刻仿真中的关键差异。Abbe模型基于理想点光源假设,计算简洁但存在精度局限;Hopkins模型则通过互强度函数和TCC技术,更准确地模拟现实中的部分相干光源,尤其适用于先进节点光刻工艺。文章还提供了模型选择的实用建议,帮助工程师在精度与效率间取得平衡。

weixin_29217235的博客 298

电子技术设计——16×16点阵汉字显示设计

同时,设计还应注重提升显示品质,以保证汉字的稳定展示和观感舒适。本设计的目的是构建一个能够准确在LED点阵上展示汉字的系统,并允许用户通过输入设备来选择所需的汉字,我们将验证设计方案的实际操作性和效果,以确保其满足设计目标。在LED点阵显示和汉字信息处理技术的结合下,研究者们着手研究如何在LED点阵上有效地显示汉字,并提出了一系列显示算法和优化策略,旨在实现清晰且易于阅读的汉字显示效果。首先,你需要准备16×16的LED点阵面板,通常这些点阵是8×8点阵的两倍,因此可以由两个8×8的点阵组合而成。

weixin_68094467的博客 1533

高速PCB设计中的阻抗匹配实战指南

本文深入探讨了高速PCB设计中阻抗匹配的关键技术与实战方法。通过案例分析、计算公式和四步设计流程,详细讲解了如何实现信号完整性优化,避免常见设计陷阱,并提供了从理论到生产的完整解决方案。特别针对阻抗匹配这一核心问题,分享了叠层设计、走线参数计算和DFM检查等实用技巧。

weixin_30664051的博客 495

SAP ALV表格F4搜索帮助不触发DATA_CHANGE?3步排查搞定

本文针对SAP ALV表格中F4搜索帮助选择值后,DATA_CHANGE事件不触发的经典问题,提供了三步系统性排查方法。核心在于理解F4值回写机制,并需在事件处理中手动填充修改表以通知ALV控件数据变更,从而确保后续校验、自动计算等依赖DATA_CHANGE的逻辑能正常执行。

c2d3e4f的博客 1133

42 PCB布线叠层与阻抗介绍&&43 PCB布线过孔添加与设置&44 差分对添加与设置&&45 布线间距规则与介绍

PCB布线可分为有阻抗和无阻抗两种情况。无阻抗就是普通布线。工艺可做大一些,线宽6mil或8mil以上。间距3w原则。有阻抗时,单端信号控50ohm阻抗,差分信号控100ohm阻抗。控阻抗就是通过一些参数(板厚、层数、基板材料、表面工艺、阻抗值、阻抗公差、铜厚),计算出走线的线宽和线距。信号速率过快时,信号线需要控阻抗,减少信号线上信号的反射,避免信号失真,保证信号的质量。如何进行叠层和阻抗计算。过孔分通孔、盲孔,埋孔。过孔只有一个功能,贯穿PCB,起换层的作用。

qq_40923918的博客 2454

Stata新手避坑:用reghdfe搞定行业、地区多重固定效应,告别‘共线性’报错

本文详细介绍了如何使用Stata中的reghdfe命令高效处理多重固定效应问题,解决传统方法在面板回归中遇到的共线性报错和低R²问题。通过实战案例和高级技巧,帮助新手快速掌握行业、地区等多维固定效应的控制方法,提升经济学和金融学研究的分析效率。

weixin_30635053的博客 419

基于深度残差U-Net与多尺度注意力机制的医学图像分割系统

本文提出了一种创新的医学图像分割系统,通过融合残差连接、通道注意力机制和空间金字塔池化技术,构建了高性能的UResnet分割网络。系统采用编码器-解码器架构,创新性地引入多层次特征增强模块,显著提升了医学图像中复杂组织结构的分割精度。实验结果表明,该方案在多个医学图像数据集上均取得了优异性能,边界分割精度提升15%,训练收敛速度提升30%,同时减少20%计算量。系统为临床诊断提供了可靠的技术支持,未来可扩展至3D医学图像分割和联邦学习等方向。

Henry的博客 814

扒一扒DDR4的新功能和PCB设计上的一些注意事项--转

扒一扒DDR4的新功能和PCB设计上的一些注意事项 转自 http://www.elecfans.com/d/906656.html DDR4新增了许多功能,这对于我们之前信手拈来的内存PCB设计又带来了一些新的挑战,虽然说之前的一些规范可以用,但还是有很多不一样的地方,如果依然按照之前的设计方法来做,说明你还不了解DDR4,一准入坑。今天咱们就来扒一扒它的新功能和PCB设计上的一些注意事项...

jiangchao3392的专栏 1万+

Python跨年烟花(完整代码)

Python语言实现跨年烟花动画的完整代码。

AIGC 3万+
上一篇: 【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算
下一篇: 【高速PCB电路设计】1.高速PCB设计概述
不僈
博客等级 码龄8年 2万+粉丝 81原创
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不僈

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值