7系列PCIe IP核用户手册（中文）

最新推荐文章于 2025-06-24 11:21:09 发布

weixin_43354598

最新推荐文章于 2025-06-24 11:21:09 发布

阅读量1.1w

点赞数 13

CC 4.0 BY-SA版权

分类专栏： Xilinx FPGA开发文章标签： Xilinx PCIe FPGA IP核用户手册

本文链接：https://blog.youkuaiyun.com/weixin_43354598/article/details/84102208

Xilinx FPGA开发专栏收录该内容

5 篇文章

订阅专栏

本文档详细介绍了Xilinx PCIe IP核的使用方法，包括系统接口、事务层接口、物理层接口等，深入解析了IP核的设计原理，如事务处理策略、电源管理、中断请求产生等，适合Xilinx FPGA开发人员参考。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

前言

你好！这是本人阅读和使用Xilinx PCIe IP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。

前言

你好！这是本人阅读和使用Xilinx PCIe IP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。

文档的目录如下

2 概述 5
3 系统接口信号 6
4 PCI Express接口信号 6
5 事务层的接口信号 7
5.1 通用事务接口信号 7
5.2 传输接口信号 8
5.3 接收接口信号 9
5.4 物理层接口 10
5.5 配置接口 14
5.6 中断接口信号 18
5.7 错误报告接口 19
5.8 动态配置接口 19
5.9 内部接口 19
6 PCI配置空间 19
7 IP核的设计 25
7.1 总体设计概要 25
7.1.1 64Bit事务层接口设计 25
7.1.2 128Bit事务层接口设计 40
7.1.3 IP核对事务的处理策略 59
7.1.4 原子操作（Atomic Operations） 61
7.1.5 IP核的Buffer和流控制 61
7.1.6 物理层的控制和状态接口的设计指导 64
7.1.7 配置空间寄存器和配置接口的设置指导 69
7.1.8 额外的包处理的要求 80
7.1.9 消息TLPs的处理 80
7.1.10 用户错误报告 80
7.1.11 错误检测 86
7.2 电源管理 91
7.2.1 活跃状态的电源管理模式（ASPM） 91
7.2.2 可编程的电源管理模式（PPM） 91
7.3 中断请求的产生 93
7.3.1 用户应用对PCI兼容中断模式的处理 94
7.3.2 用户应用对MSI中断模式的处理 95
7.3.3 MSI-X模式 96
7.4 2通道、4通道和8通道链路的建立 97
7.4.1 链路远端设备支持的通道数少于本地设备 97
7.4.2 通道存在故障的情况 97
7.4.3 通道逆转 97
7.5 动态重配置接口的使用 98
7.5.1 读写DRP接口 98
7.5.2 DRP接口其它需要注意的事项 98
7.5.3 DRP地址映射 99
7.6 Tandem配置（搭配配置） 109
7.6.1 支持的设备 110
7.6.2 Tandem工具的工作流程 110
7.6.3 Tandem PROM 111
7.6.4 Tandem PCIe 113
7.6.5 在用户自定义的硬件上使用Tandem 116
7.6.6 Tandem配置的RTL设计 117
7.6.7 Tandem配置细节 118
7.6.8 Tandem资源限制 121
7.6.9 移动PCIe的复位引脚 121
7.6.10 仿真Tandem IP核 122
7.6.11 计算Tandem bitstream的加载时间 122
7.6.12 Bitstream的大小 124
7.7 时钟 124
7.7.1 同步和非同步的时钟 125
7.8 Resets 127
7.9 协议层 128
7.9.1 事务层 128
7.9.2 数据链路层 128
7.9.3 物理层 128
7.9.4 配置管理 129
7.10 共享逻辑 129
7.10.1 共享时钟 130
7.10.2 共享GT_COMMON 131
7.10.3 共享GT_COMMON和时钟 132
7.10.4 内部的共享GT_COMMON和时钟 133
7.10.5 时钟接口 134
7.11 FPGA的配置 135
7.11.1 配置术语 135
7.11.2 配置访问时序 136
7.11.3 推荐配置 139
7.11.4 7系列FPGA的配置时序 139
7.11.5 示例分析 139
8 设计流程 140
8.1 配置和生成IP核 141
8.1.1 Base模式 141
8.1.2 Advanced模式 147
8.1.3 生成IP核 153
8.2 约束IP核 154
8.2.1 设备，封装和速度级别选择 154
8.2.2 IP核I/O引脚分配 154
8.2.3 IP核物理约束 155
8.2.4 IP核时序约束 155
8.2.5 重新部署IP核 155
8.2.6 可用的PCIe资源 156
8.2.7 推荐的GT的位置 162
8.3 仿真 168
8.3.1 PIPE Mode Simulation 168
8.3.2 后期综合（Post-Synthesis）网表的功能仿真 169
9 Example设计 170
9.1 终端模式的配置概述 170
9.1.1 仿真设计概述 170
9.1.2 设计实现概述 171
9.1.3 Example设计的组成部分 172
9.2 PIO example设计 172
9.2.1 系统概述 172
9.2.2 PIO硬件 173
9.2.3 基地址寄存器的支持 174
9.2.4 PIO应用 177
9.2.5 PIO的操作 181
9.2.6 配置程序的Example设计 182