i.MX RT1061工程编译报错问题Error: L6406E

本文链接：https://blog.youkuaiyun.com/weixin_42746426/article/details/130985548

文章描述了在使用FreeRTOS时遇到的L6406E编译错误，原因是内存分配超出了DTCM区域的限制。解决方案是通过修改ScatterFile，将heap_4.o的内存分配从DTCM移动到更大的OCRAM区域，从而避免RAM不足的问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

编译报错：

Error: L6406E: No space in execution regions with .ANY selector matching heap_4.o(.bss).

分析原因：

FreeRTOS内存分配过多导致RAM不够用。
在这里插入图片描述

但是，i.MX.RT1062内置1MB OCRAM，其中512KB Flex RAM与ITCM/DTCM共享。OCRAM，ITCM，DTCM占的比例大小，可以根据具体应用来配置调整。

打开Scatter File查看，FreeRTOS申请500K的RAM被分配至只有128K大小的DTCM区域。在这里插入图片描述

由此可知，需要重新分配一下RAM。

解决办法：

打开Scatter File进行修改，将heap_4.o申请的区域放置OCRAM中。
在这里插入图片描述

附带修改后的Scatter File：

#define m_flash_config_start           0x60000000
#define m_flash_config_size            0x00001000

#define m_ivt_start                    0x60001000
#define m_ivt_size                     0x00001000

#define m_interrupts_start             0x60002000
#define m_interrupts_size              0x00000400

#define m_text_start                   0x60002400
#define m_text_size                    0x007FDC00

/* DTCM, 128K */
#define m_data_start                   0x20000000
#define m_data_size                    0x00020000

/* OCRAM, 768K */
#define m_data2_start                  0x20200000
#define m_data2_size                   0x000C0000

/* ITCM, 128K */
#define m_data3_start                  0x00000000
#define m_data3_size                   0x00020000

/* Sizes */
#if (defined(__stack_size__))
  #define Stack_Size                   __stack_size__
#else
  #define Stack_Size                   0x0400
#endif

#if (defined(__heap_size__))
  #define Heap_Size                    __heap_size__
#else
  #define Heap_Size                    0x0400
#endif

#if defined(XIP_BOOT_HEADER_ENABLE) && (XIP_BOOT_HEADER_ENABLE == 1)
LR_m_text m_flash_config_start m_text_start+m_text_size-m_flash_config_start {   ; load region size_region
  RW_m_config_text m_flash_config_start FIXED m_flash_config_size { ; load address = execution address
    * (.boot_hdr.conf, +FIRST)
  }

  RW_m_ivt_text m_ivt_start FIXED m_ivt_size { ; load address = execution address
    * (.boot_hdr.ivt, +FIRST)
    * (.boot_hdr.boot_data)
    * (.boot_hdr.dcd_data)
  }
#else
LR_m_text m_interrupts_start m_text_start+m_text_size-m_interrupts_start {   ; load region size_region
#endif
  VECTOR_ROM m_interrupts_start FIXED m_interrupts_size { ; load address = execution address
    * (RESET,+FIRST)
  }
  ER_m_text m_text_start FIXED m_text_size { ; load address = execution address
    * (InRoot$$Sections)
    .ANY (+RO)
  }
  
  /* OCRAM, 768K */
  RW_m_data2 m_data2_start m_data2_size {
    heap_4.o (+RW +ZI)
  }
  
  /* ITCM, 128K */
  RW_m_data3 m_data3_start m_data3_size {
    heap_4.o (+RO)
  }
  
  /* DTCM, 128K */
  RW_m_data m_data_start m_data_size-Stack_Size-Heap_Size { ; RW data
    .ANY (+RW +ZI)
    * (NonCacheable.init)
    * (NonCacheable)
  }
  
  ARM_LIB_HEAP +0 EMPTY Heap_Size {    ; Heap region growing up
  }
  ARM_LIB_STACK m_data_start+m_data_size EMPTY -Stack_Size { ; Stack region growing down
  }
}