基于Verilog的QPSK-BPSK-ASK-FSK调制信号设计与ModelSim仿真全流程实战

本文还有配套的精品资源，点击获取

简介：本文介绍如何使用Verilog硬件描述语言设计实现四种常见数字调制信号——QPSK、BPSK、ASK和FSK，并利用ModelSim仿真工具进行功能验证。这些调制技术广泛应用于蓝牙、Wi-Fi和卫星通信等无线系统中。通过构建模块化调制器设计与测试平台（Testbench），结合仿真输出分析文件，全面验证各调制方式在FPGA上的可行性与正确性，为数字通信系统的硬件实现提供完整解决方案。

数字调制技术的FPGA实现：从理论到验证的全流程深度解析

你有没有想过，我们每天用蓝牙听歌、连Wi-Fi上网，背后其实是一场精妙绝伦的“载波舞蹈”？那些看似简单的0和1，是如何在空中跳着优雅的舞步穿越空间，最终变成你耳机里的音乐的？这背后的核心秘密之一，就是—— 数字调制技术 。

而今天，我们要做的不仅是看懂这场舞蹈，更是要用Verilog HDL，在FPGA上亲手编排它。从BPSK到QPSK，从ASK到FSK，我们将一步步拆解这些经典调制方式的本质，然后用代码把它们“活生生”地搬上硬件平台。更重要的是，我们还要构建一套完整的仿真与验证体系，确保每一个比特都准确无误地踏上它的旅程。

准备好了吗？让我们开始这段从数学公式到FPGA引脚的奇妙之旅吧！🚀

---

调制的本质：让信息“骑”上载波

说白了，调制就是给信息找个“交通工具”。你想啊，原始的数字信号（比如一串0101）频率很低，根本飞不远。怎么办？我们就把它“加载”到一个高频的正弦波上，这个正弦波就是 载波 。通过改变载波的某些特性——比如幅度、频率或相位——来代表不同的数据。

我们可以用一个统一的数学模型来描述这一切：

$$ s(t) = A(t)\cos(2\pi f_c t + \phi(t)) $$

你看，多简洁！只要控制 $A(t)$、$f_c(t)$ 或 $\phi(t)$，就能玩出各种花样。下面这四位“明星选手”，就是我们今天的主角：

调制方式	控制参数	特点	适用场景
BPSK	相位（0°/180°）	抗噪强，结构简单	卫星通信、深空探测 🛰️
QPSK	正交相位（4个状态）	频谱效率翻倍（2 bit/s/Hz）	4G LTE、Wi-Fi 📶
ASK	幅度（开/关）	实现最简单，功耗低	RFID、遥控器 🔴🟢
FSK	频率（两个频点）	恒包络，抗非线性失真	蓝牙、无线麦克风 🎤

每种调制都有它的“性格”。比如BPSK就像个沉稳的老将，不怕干扰；QPSK则是效率狂魔，单位时间传得更多；ASK像个节能先锋，适合电池供电的小设备；而FSK呢，天生一副“好嗓子”，哪怕经过糟糕的放大器也不容易变调。

那怎么衡量谁更强呢？看误码率呗！在高斯白噪声信道下，BPSK的误码率近似为：

$$ P_b \approx Q\left(\sqrt{\frac{2E_b}{N_0}}\right) $$

其中 $E_b/N_0$ 是每个比特的能量与噪声功率谱密度之比。这个公式告诉我们：想降低误码率，要么提高发射功率（增大 $E_b$），要么优化接收机（降低 $N_0$）。但现实世界没那么理想，硬件非理想性、时钟抖动、相位噪声……都会让实际性能打折扣。所以，光有理论不够，还得靠仿真和实测说话！

---

FPGA上的调制器设计：不只是写代码，更是搭积木

现在问题来了：怎么把这些数学公式变成实实在在能工作的电路？答案是—— FPGA （现场可编程门阵列）。这家伙简直就是为数字通信量身定做的：高度并行、实时性强、还能随时重构。你可以把它想象成一块巨大的乐高底板，而Verilog就是你的拼装说明书。

我们的目标很明确：用Verilog实现BPSK、QPSK、ASK、FSK四种调制器，并且要模块化、可复用、易扩展。别再写那种“一次性”的死代码了，真正的工程师都懂得“设计即验证”。

BPSK：最简单的相位舞者

先来看最基础的BPSK。它的逻辑极其简单：输入是0，输出反相载波；输入是1，输出原相位载波。听起来像不像一个开关？

但别小看这个“开关”，里面学问可大了！我们得搞清楚三个关键点：

1. 基带数据怎么映射成相位？
2. 反相操作到底是怎么实现的？
3. 相位跳变会不会引起频谱发散？

映射关系：从比特到相位的确定性桥梁

BPSK的本质是把比特流映射为±π的相位偏移。数学表达式如下：

$$ s(t) = d[n] \cdot \cos(2\pi f_c t) $$

其中 $d[n] \in {-1, +1}$。也就是说，“1”对应+1，“0”对应-1。这种映射关系决定了我们必须有一个能根据数据动态选择相位状态的逻辑单元。

输入比特	映射电平	相位偏移	Verilog 实现方式
0	-1	π	~sin_wave 或 signed_neg
1	+1	0	sin_wave

看起来很简单对吧？但注意！输入数据往往来自异步源（比如UART），直接拿来用很容易中招—— 亚稳态 ！解决办法也很经典：两级触发器同步。

reg data_sync1, data_sync2;
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        data_sync1 <= 0;
        data_sync2 <= 0;
    end else begin
        data_sync1 <= data_in;
        data_sync2 <= data_sync1;
    end
end

就这么两行代码，就能大大降低亚稳态传播的风险。别嫌麻烦，这是数字系统稳定运行的基本功！

另外，为了提升灵活性，建议使用参数化设计：

parameter DATA_WIDTH = 1;
parameter CLK_FREQ   = 50_000_000;
parameter CARRIER_FREQ = 1_000_000;

这些参数可以在实例化时灵活配置，再也不用每次改频率就去翻代码了。

反相驱动：用DDS技巧避免硬反转

那么问题来了：Verilog里怎么实现“反相”？难道真的用 ~sin_val 吗？NONONO！那样做不仅浪费资源，还可能引入延迟不匹配。

聪明的做法是利用 DDS （Direct Digital Synthesis）原理，在查找表索引阶段加上半个周期的偏移。假设我们有个4096点的正弦LUT，那么π相位对应的地址偏移就是 2048 。

graph TD
    A[输入比特 stream] --> B{是否同步?}
    B -- 是 --> C[寄存当前bit]
    C --> D[判断bit值]
    D -- bit == 1 --> E[输出 +cos(ωt)]
    D -- bit == 0 --> F[输出 cos(ωt + π)]
    E --> G[调制信号输出]
    F --> G

看到没？我们不是真的去“反转”波形，而是通过调整相位累加器的起始偏移来实现。这样既节省逻辑，又保证了时序一致性。

下面是核心代码片段：

module bpsk_modulator (
    input              clk,
    input              rst_n,
    input              data_in,
    output reg [11:0]  wave_out
);

    localparam LUT_SIZE = 4096;
    localparam PHASE_WIDTH = 12;

    reg [PHASE_WIDTH-1:0] phase_accum;
    reg [PHASE_WIDTH-1:0] phase_step;
    wire [11:0] sin_val;

    // 预定义正弦查找表（实际综合时替换为ROM IP）
    reg [11:0] sine_lut [0:LUT_SIZE-1];
    integer i;
    initial begin
        for (i = 0; i < LUT_SIZE; i = i + 1) begin
            sine_lut[i] = 12'sd2047 * $sin(2 * 3.14159265359 * i / LUT_SIZE);
        end
    end

    // 计算频率控制字 FCW
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            phase_step <= (CARRIER_FREQ * LUT_SIZE) / CLK_FREQ;
        else
            phase_step <= (CARRIER_FREQ * LUT_SIZE) / CLK_FREQ;
    end

    // 主逻辑：相位累加 + 条件偏移
    reg data_reg;
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            phase_accum <= 0;
            data_reg    <= 0;
            wave_out    <= 0;
        end else begin
            data_reg <= data_in;  // 同步输入
            phase_accum <= phase_accum + phase_step;

            automatic integer addr = phase_accum + (data_reg ? 0 : 2048);
            if (addr >= LUT_SIZE) addr = addr - LUT_SIZE;
            wave_out <= sine_lut[addr];
        end
    end

endmodule

💡 小贴士 ：第48行是灵魂所在！通过 (data_reg ? 0 : 2048) 动态决定是否加π相位，完全避开了乘法器，纯组合逻辑搞定，资源消耗极小。

瞬态优化：让相位跳变更优雅

你以为这就完了？Too young too simple！如果你让相位在任意时刻跳变，会发现频谱变得很“毛”，高频谐波一大堆。为什么？因为你破坏了 相位连续性 ！

理想情况下，相位应该只在符号边界跳变，中间保持平滑过渡。否则，相当于人为制造了一个突变边沿，频谱自然就展开了。

怎么解决？三招教你驯服相位跳变：

1. 禁止重置相位累加器 ：让它一直累加，不要每个符号清零；
2. 使用符号时钟锁存数据 ：确保在一个符号周期内数据不变；
3. 过采样 + 滤波 ：提高DAC重建质量，抑制镜像。

改进后的结构长这样：

模块	功能描述
数据同步单元	消除亚稳态，锁定符号边界
符号定时恢复	提供稳定的symbol_clk
连续相位DDS	不重置累加器，维持相位轨迹
相位偏移选择器	在符号开始时刻加载±π偏移

还可以加个“相位控制标志”，只在符号上升沿更新偏移量：

reg symbol_clk;
always @(posedge clk) begin
    symbol_reg <= symbol_clk;
    if (symbol_reg && !symbol_clk) begin  // 上升沿检测
        phase_offset <= data_sync ? 0 : 2048;
    end
end

这样一来，即使数据在载波中间变了，也不会立刻响应，而是等到下一个符号周期才生效。频谱立马干净多了！

---

构建统一的Verilog架构：让四种调制共存于同一片FPGA

单个模块写好了，接下来就得考虑系统级整合了。现实中没人只用一种调制方式，我们需要一个能 动态切换模式 的多模调制器。

这就要求我们具备系统级思维：模块化、参数化、接口标准化。别再写一堆风格迥异的模块了，团队协作时绝对崩溃！

参数化设计：一次编写，处处可用

高手写代码，讲究“以不变应万变”。我们用 parameter 把所有可配置项抽出来：

module qpsk_modulator #(
    parameter DATA_WIDTH = 8,
    parameter SAMPLE_RATE = 100_000,
    parameter PHASE_ACC_WIDTH = 32
)(
    input clk,
    input rst_n,
    input [1:0] symbol_in,
    output signed [DATA_WIDTH-1:0] i_out,
    output signed [DATA_WIDTH-1:0] q_out
);

看看这设计，是不是瞬间高级了不少？以后要在高速链路用16位精度？改个参数就行：

qpsk_modulator #(.DATA_WIDTH(16), .SAMPLE_RATE(10_000_000)) u_qpsk_highres (...);

再也不用手动复制粘贴改代码了，版本管理也清爽多了。

接口命名规范：告别混乱连接

你还记得第一次接手别人项目时，看到满屏 data , din , input_sig , rx_data 的绝望感吗？🤯

为了避免这种灾难，强烈建议采用统一命名规范：

• 时钟与复位 ： clk , clk_en , rst_n
• 数据输入 ： data_in , symbol_in , bit_in
• 控制信号 ： mod_sel[1:0] , enable , start
• 输出信号 ： i_out , q_out , rf_out , amp_out

甚至可以把I/Q信号打包成总线：

wire signed [15:0] iq_bus[1:0]; // iq_bus[0]=I, iq_bus[1]=Q

代码一下就清晰了，EDA工具也能更好分析时序。

多模复用架构：一键切换调制方式

最后，我们来搭建顶层模块，支持四种调制方式动态切换：

module multimode_modulator (
    input              clk,
    input              rst_n,
    input      [1:0]   mod_sel,
    input              enable,
    input      [7:0]   data_in,
    output reg [15:0]  dac_data
);

    wire [11:0] bpsk_out, ask_out, fsk_out;
    wire [7:0]  qpsk_i, qpsk_q;

    // 实例化各子模块
    bpsk_modulator u_bpsk (.clk(clk), .rst_n(rst_n), .data_in(data_in[0]), .wave_out(bpsk_out));
    qpsk_modulator u_qpsk (.clk(clk), .rst_n(rst_n), .symbol_in(data_in[1:0]), .i_out(qpsk_i), .q_out(qpsk_q));
    ask_modulator  u_ask  (.clk(clk), .rst_n(rst_n), .data_in(data_in[0]), .amp_out(ask_out));
    fsk_modulator  u_fsk  (.clk(clk), .rst_n(rst_n), .data_in(data_in[0]), .freq_out(fsk_out));

    // MUX选择输出
    always @(*) begin
        case (mod_sel)
            2'b00: dac_data = {8'd0, bpsk_out};
            2'b01: dac_data = {qpsk_i, qpsk_q};
            2'b10: dac_data = {8'd0, ask_out};
            2'b11: dac_data = {8'd0, fsk_out};
            default: dac_data = 16'd0;
        endcase
    end

endmodule

graph TD
    A[主时钟 clk] --> B{分频器}
    B --> C[BPSK模块]
    B --> D[QPSK模块]
    B --> E[ASK模块]
    B --> F[FSK模块]
    C --> G[MUX选择器]
    D --> G
    E --> G
    F --> G
    G --> H[DAC输出]
    I[mod_sel] --> G
    J[rst_n] --> C
    J --> D
    J --> E
    J --> F

✅ 优点 ：
- 模块独立开发测试，互不干扰
- 支持运行时动态切换
- 易于扩展新调制类型（如8PSK）
- 便于后期集成AGC、载波恢复等模块

⚠️ 缺点 ：
- 存在资源冗余（未使用的模块仍占用逻辑）
- 可结合门控时钟优化功耗，尤其适用于IoT设备

---

仿真验证：没有测试的设计等于裸奔

写完代码就烧板子？STOP！🚨 那叫“薛定谔的FPGA”——你永远不知道它能不能工作，直到你通电那一刻……

真正靠谱的做法是： 先仿真，再综合，最后部署 。Testbench不是附属品，它是你设计的一部分！

激励生成：让DUT“动”起来

一个好的Testbench应该能自动生成复杂激励。比如，真实通信中的数据是随机的，所以我们需要用 LFSR （线性反馈移位寄存器）生成PN序列来模拟：

reg [6:0] lfsr = 7'b0000001;
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        lfsr <= 7'b0000001;
    else
        lfsr <= {lfsr[5], lfsr[4], lfsr[6]^lfsr[5], lfsr[3], lfsr[2], lfsr[1], lfsr[0]};
end
assign pn_data = lfsr[0];

LFSR级数	周期长度	应用场景
7	127	快速功能验证 ✅
15	32,767	中等复杂度测试 🧪
31	~20亿	高可靠性系统 🔒

周期越长，越接近真正随机性，误码率统计也更准确。

多模式测试流程：自动化才是王道

手动改 mod_sel 太low了！我们用任务封装测试流程：

task run_test;
    input [1:0] mode;
    input int duration_cycles;
begin
    mod_sel = mode;
    enable = 1;
    repeat(duration_cycles) @(posedge tb_clk);
    enable = 0;
end
endtask

initial begin
    run_test(2'b00, 1000); // BPSK跑1000周期
    run_test(2'b01, 2000); // QPSK跑2000周期
    run_test(2'b10, 1500); // ASK跑1500周期
end

配合脚本，可以一键跑完所有模式组合，回归测试so easy！

复位同步机制：模仿真实上电过程

别忘了，硬件上电是有顺序的！我们在Testbench里也要模拟：

initial begin
    rst_n = 0;
    #100 rst_n = 1;
    @(posedge tb_clk);
    start_signal = 1;
    @(posedge tb_clk);
    start_signal = 0;
end

sequenceDiagram
    participant TB as Testbench
    participant DUT as DUT
    TB->>DUT: rst_n = 0 (t=0)
    TB->>DUT: clk 运行
    TB-->>DUT: 等待100ns
    TB->>DUT: rst_n = 1
    TB->>DUT: start_signal ↑
    TB->>DUT: start_signal ↓
    DUT-->>TB: 输出信号稳定

这套流程能有效防止状态机跑飞，是调试初期异常行为的重要依据。

---

ModelSim实战：从编译到波形观测的完整闭环

光说不练假把式。我们来看看如何用ModelSim完成整个仿真流程。

工程文件管理：告别GUI依赖

.mpf 文件本质是XML，记录了源文件路径、库映射等信息。但更推荐用命令行操作，提升可重复性：

vlib work
vlog ../src/*.v
vlog ../tb/*.v
vsim -c tb_multimode -do "run 1ms; quit"

或者写个Makefile：

SOURCES = $(wildcard ../src/*.v)
TESTBENCH = ../tb/tb_top.v

compile:
    vlib work
    vlog $(SOURCES) $(TESTBENCH)

CI/CD流水线里也能跑，完美！

波形自动化加载：不再手动add wave

每次都要手动添加信号？太累了！写个TCL脚本自动搞定：

proc add_common_signals {} {
    add wave -position end  sim:/tb/dut/clka
    add wave -position end  sim:/tb/dut/rsta
    foreach sig [list i_out q_out phase_acc] {
        catch {add wave -position end sim:/tb/dut/mod_qpsk/$sig}
    }
}
add_common_signals

还可以测量延迟：

cursor -set 1 {500 ns}
cursor -set 2 {520 ns}
puts "Propagation delay: [expr 520 - 500] ns"

---

数据分析：用Excel读懂调制质量

仿真完了，怎么知道调制得好不好？光看波形不够，得量化！

VCD导出 + Python清洗 → Excel可视化

先在ModelSim里导出VCD：

log -r /*
vcd file mod_signal.vcd
vcd add -r /tb_qpsk_modulator/iq_mixer/*
vcd dumpvars
run 50ms
vcd close

再用Python转成CSV：

import re
import pandas as pd

def parse_vcd(vcd_file):
    time = 0
    data = {'time': [], 'i_out': [], 'q_out': []}
    with open(vcd_file, 'r') as f:
        for line in f:
            if line.startswith('#'):
                time = int(line[1:])
            elif line.startswith('b'):
                bits = line.split()
                if len(bits) > 1:
                    val = int(bits[1], 2) if 'x' not in bits[0] else 0
                    if 'i_sig' in bits[1]:
                        data['i_out'].append(val)
                    elif 'q_sig' in bits[1]:
                        data['q_out'].append(val)
                    data['time'].append(time)
    return pd.DataFrame(data)

df = parse_vcd("mod_signal.vcd")
df.to_csv("values.csv", index=False)

导入Excel后，就可以画星座图、眼图啦！

Sample	I_Channel	Q_Channel	Expected_I	Expected_Q	Error_Vector
1	0.98	1.02	1.0	1.0	0.028
2	-0.99	1.01	-1.0	1.0	0.014
3	-1.01	-0.97	-1.0	-1.0	0.022
4	1.00	-1.00	1.0	-1.0	0.000
…	…	…	…	…	…

计算EVM（误差矢量幅度），如果平均超过5%，就得查查是不是DAC分辨率不够，或者相位噪声太大。

graph TD
    A[VCD Waveform Export] --> B[CSV Data Conversion]
    B --> C[Excel Import & Normalization]
    C --> D[Constellation Plot]
    C --> E[Eye Diagram Overlay]
    D --> F[EVM Calculation]
    E --> G[Jitter Analysis]
    F --> H[Pass/Fail Decision]
    G --> H

这才是完整的验证闭环！

---

写在最后：调制器设计的艺术

看到这里，你应该已经明白：调制器设计远不止是“把公式翻译成代码”。它是一门融合了 通信理论、数字逻辑、系统架构和验证方法学 的综合艺术。

一个优秀的工程师，不仅要能让它工作，更要让它 高效、可靠、可维护地工作 。从参数化设计到接口规范，从自动化测试到数据分析，每一个细节都在体现你的工程素养。

下次当你连上Wi-Fi时，不妨想想：此刻空中穿梭的无数比特，也许正跳着你曾经亲手编写的那支“载波之舞”呢～ 💃🕺

Keep coding, keep innovating! 🔧✨

本文还有配套的精品资源，点击获取

简介：本文介绍如何使用Verilog硬件描述语言设计实现四种常见数字调制信号——QPSK、BPSK、ASK和FSK，并利用ModelSim仿真工具进行功能验证。这些调制技术广泛应用于蓝牙、Wi-Fi和卫星通信等无线系统中。通过构建模块化调制器设计与测试平台（Testbench），结合仿真输出分析文件，全面验证各调制方式在FPGA上的可行性与正确性，为数字通信系统的硬件实现提供完整解决方案。

本文还有配套的精品资源，点击获取