
计算机组成原理
文章平均质量分 80
小旺不正经
阿里云专家博主、51CTO专家博主
展开
-
5.4控制器的功能和工作原理
微指令的编码方式又称为微指令的控制方式,它是指如何对微指令的控制字段进行编码,以形成控制信号。一个字段的某些微命令需由另一个字段中的某些微命令来解释,由于不是靠字段直接译码发出的微命令,故称为字段间接编码,又称隐式编码。微指令格式中设置一个下地址字段,由微指令的下地址字段直接指出后继微指令的地址,这种方式又称为断定方式。列出在取指、间址、执行、中断周期,T0、T1、T2节拍内有可能用到的所有微操作。缺点:微指令字长过长,n个微命令就要求微指令的操作字段有n位,造成控存容量极大。每个机器周期安排几个节拍?原创 2023-12-17 20:20:30 · 177 阅读 · 0 评论 -
5.3数据通路的功能和基本结构
数据通路的基本结构:1.CPU内部单总线方式。2.CPU内部多总线方式。3.专用数据通路方式。是指同一部件,如CPU内部连接各寄存器及运算部件之间的总线;是指同一台计算机系统的各部件,如CPU、内存、通道和各类I/O接口间互相连接的总线。原创 2023-12-17 19:52:03 · 381 阅读 · 0 评论 -
5.2指令执行过程
一个指令周期通常要包括几个时间段(执行步骤),每个步骤完成指令的一部分功能,几个依次执行的步骤完成这条指令的全部功能。在每一个时钟周期启动一条指令,尽量让多条指令同时运行,但各自处在不同的执行步骤中。对于那些本来可以在更短时间内完成的指令,要使用这个较长的周期来完成,会降低整个系统的运行速度。5.CU发出控制信号,形成下一条指令地址,记做:(PC)+1 ->PC。4.将MDR中的内容(此时是指令)送入lR,记做:(MDR)->IR。4.将有效地址送至指令的地址码字段,记做:(MDR)->Ad(IR)原创 2023-12-13 15:34:32 · 105 阅读 · 0 评论 -
5.1CPU的功能和结构
5.程序状态字寄存器:保留由算术逻辑运算指令或测试指令的结果而建立的各种状态信息,如溢出标志(OP)、符号标志(SF)、零标志(ZF)、进位标志(CF)等。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。2.通用寄存器组:如AX、BX、CX、DX、SP等,用于存放操作数(包括源操作数、目的操作数及中间结果)和各种地址信息等。完成取指令、分析指令和执行指令的操作,即程序的顺序控制。原创 2023-12-13 15:33:55 · 125 阅读 · 0 评论 -
程序的机器即代码表示
除了提供整数的加减乘指令除之外,还提供矩阵的加法指令、矩阵的减法指令、矩阵的乘法指令。#将eax的内容复制到 af996h所指的地址(未指明长度默认32bit)#将 af996-12所指主存地址的32bit复制到eax寄存器中。#mov指令功能: 将源操作数s复制到目的操作数d所指的位置。#将ebx+8所指主存地址的32bit复制到eax寄存器中。#将ebx所指主存地址的32bit复制到eax寄存器中。#将eax的内容复制到ebx所指主存地址的 32bit。#将ebx所指的主存地址的8bit复制到eax。原创 2023-12-11 08:39:23 · 456 阅读 · 0 评论 -
计算机组成原理-指令寻址
优点:可扩大寻址范围(基址寄存器的位数大于形式地址A的位数)﹔用户不必考虑自己的程序存于主存的哪一空间区域,故有利于多道程序设计,以及可用于编制浮动程序(整个程序在内存里边的浮动)。堆栈是存储器(或专用寄存器组)中一块特定的按“后进先出(LIFO)”原则管理的存储区,该存储区中被读/写单元的地址是用一个特定的寄存器给出的,该寄存器称为堆栈指针(SP)。优点:在数组处理过程中,可设定A为数组的首地址,不断改变变址寄存器IX的内容,便可很容易形成数组中任一数据的地址,特别适合编制循环程序。原创 2023-12-11 08:27:48 · 443 阅读 · 0 评论 -
4.1指令系统-指令格式
指令(又称机器指令):是指示计算机执行某种操作的命令,是计算机运行的最小功能单位。一台计算机的所有指令的集合构成改机指令系统,也称为指令集。注意:一台计算机只能执行自己指令系统中的指令,不能执行其他系统的指令。x86架构、ARM架构。原创 2023-11-17 13:41:14 · 230 阅读 · 0 评论 -
3.3主存储器与CPU的连接
解决方法:置“忙”信号为0,由判断逻辑决定暂时关闭一个端口(即被延时),未被关闭的端口正常访问,被关闭的端口延长一个很短的时间段后再访问。各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作,又能交叉工作。需要有两组完全独立的数据线、地址线、控制线。CPU、RAM中也要有更复杂的控制电路。每次只能同时取m个字,不能单独取其中某个字。作用:优化多核CPU访问一根内存条的速度。指令和数据在主存内必须是连续存放的。每个模块都有相同的容量和存取速度。每个存储单元存储m个字。原创 2023-11-17 13:40:22 · 179 阅读 · 0 评论 -
3.5Cache
采用全相联映射,依次访问主存块 {1,2,3,4,1,2,5,1,2,3,4, 5}采用全相联映射,依次访问主存块{1,2,3,4,1,2,5,1,2,3,4,5}采用全相联映射,依次访问主存块{1,2,3,4,1,2,5,1,2,3,4,5}采用全相联映射,依次访问主存块{1,2,3,4,1,2,5,1,2,3,4,5}若被频繁访问的主存块数量>Cache行的数量,则有可能发生“抖动”,如:1,2,3,4,5,1,2,3,4,5,1,…使用写缓冲,CPU写的速度很快,若写操作不频繁,则效果很好。原创 2023-10-16 07:41:56 · 328 阅读 · 0 评论 -
3.2主存储器的基本组成
由控制单元+存储单元(Flash芯片)构成,与闪速存储器的核心区别在于控制单元不一样,但存储介质都类似,可进行多次快速擦除重写。SSD深度快、功耗低、价格高。厂家按照客户需求,在芯片生产过程中直接写入信息,之后任何人不可重写(只能读出)在EEPROM基础上发展而来,断电后也能保存信息,且可进行多次快速擦除重写。允许用户写入信息,之后用某种方法擦除数据,可进行多次重写。读出数据,触发器状态保持稳定,是非破坏性读出,无需重写。每个存储元制造成本更低,集成度高,功耗低。每个存储元制造成本更高,集成度低,功耗大。原创 2023-10-16 07:36:14 · 422 阅读 · 0 评论 -
多处理器的基本概念
一个CPU芯片中包含多个处理器,即多个核(core),因此通常也称为片级多处理器(Chip-Level MultiProcessing,CMP)。加法指令,可以实现两个向量相加应用于:向量计算、大量浮点数计算,空气动力学、核物理学、巨型矩阵计算问题。各处理器之间,可以通过LOAD/STORE指令,访问同一个主存储器,可通过主存相互传送数据。多个处理器共享单一的地址空间,都可以通过LOAD.STORE指令访问共享的主存储器。各指令序列只能并发、不能并行,但每条指令可同时处理很多个具有相同特征的数据。原创 2023-05-11 16:11:54 · 1414 阅读 · 0 评论 -
指令流水线
一条指令的执行过程可以分成多个阶段(或过程)。根据计算机的不同,具体的分法也不同。**取指:**根据PC内容访问主存存储器,取出一条指令送到IR中**分析:**对指令操作码进行译码,按照给定的寻址方式和地址字段中的内容形成操作数的有效地址RA,并从有效地址EA中取出操作数**执行:**根据操作码字段,完成指令规定的功能,即把运算结果写到通用寄存器或主存中。原创 2023-05-11 16:11:48 · 1651 阅读 · 0 评论 -
存储系统基本概念
主存-辅存:实现虚拟存储系统,解决了主存容量不够的问题。Cache-主存:解决了主存与CPU速度不匹配的问题。原创 2022-11-24 19:30:33 · 395 阅读 · 1 评论 -
外部存储器
计算机的外存储器又称为辅助存储器,目前主要使用磁表面存储器所谓“磁表面存储”,是指把某些磁性材料薄薄地涂在金属铝或塑料表面上作为载磁体来存储信息。磁盘存储器、磁带存储器和磁鼓存储器均属于磁表面存储器。外存储器既可以作为输入设备,也可以作为输出设备(既可以存数据,也可以读数据)原创 2022-10-24 16:36:06 · 2070 阅读 · 0 评论 -
数据的表示和运算
有1到9,共十种符号逢十进一任意进制—>十进制二进制转八进制、十六进制真值:符合人类习惯的数字机器数:数字实际存到机器的形式,正负号需要被“数字化”原创 2022-10-21 21:50:00 · 978 阅读 · 0 评论 -
存储系统基本概念
主存-辅存:实现虚拟存储系统,解决了主存容量不够的问题。Cache-主存:解决了主存与CPU速度不匹配的问题。原创 2022-10-21 21:46:35 · 516 阅读 · 0 评论