weixin_42332976的博客

在电子设计领域，SerDes（Serializer/Demerializer）是一种用于高速数据传输的关键组件，它能够将串行数据转换为并行数据，或者反之。在本项目中，我们关注的是Aurora，一种基于SerDes技术的高带宽、低延迟通信协议。Aurora通常用于实现高速背板通信，它在系统间提供可靠的数据传输，适用于数据中心、嵌入式系统以及通信设备等多种应用场景。 Aurora协议基于8b/10b编码，这是一种常用的数字信号编解码技术。8b/10b编码通过将每8位（byte）数据扩展为10位，来确保数据流中的直流平衡，同时保留错误检测能力。这种方式可以有效防止在长距离传输时的信号失真，并且能提供一个简单的位错误检测机制。 Verilog是硬件描述语言（HDL）的一种，用于描述数字系统的结构和行为。在本项目中，Verilog被用来编写Aurora协议的实现代码，这可能包括对SerDes接口的控制逻辑、8b/10b编码器和解码器，以及与之相关的状态机等。通过Verilog，工程师可以清晰地定义数字系统的逻辑，然后将其综合成电路布局，最终在FPGA或ASIC上实现。 Vivado是一款由Xilinx公司开发的集成开发环境（IDE），它集成了设计、仿真、综合、布线以及硬件管理等功能。在SerDes的Aurora应用中，Vivado是实现和验证Verilog代码的主要工具。用户可以在Vivado中创建工程，导入Verilog源代码，配置目标FPGA的资源，设置时钟速度，进行逻辑仿真，以及生成比特流文件，最终下载到实际的硬件平台上进行测试。 在压缩包文件"ff_serdes_sf_d "中，可能包含了整个 SerDes实现的源代码文件、配置文件、测试平台和相关的文档。这些文件可能包括了Verilog模块，例如Aurora协议控制器、8b/10b编码器和解码器，以及用于

lvds输出模块、verilog、vivado、源码

verilog图像截图模块、截图、适配、任意参数配置

FT601的fpga测试工程、verilog、vivado、FT601

陀螺仪数据verilog滤波和排序模块、适配常用陀螺仪、冒泡排序算法、滤波算法、fpga、verilog、vivado、quartus ll等

陀螺仪ICM-42688-P读取模块，verilog源码、可任意配置量程、可任意配置回报率

1、serdes的aurora时使用； 2、verilog； 3、vivado； 4、上班已测试的工程，包含源代码； 5、速率可通过更改工程而改变；

rs485，uart、vivado、verilog、串口、可通过上位机串口软件发送数据，RS485的fpga工程可接收参数数据；

移动目标检测工程，可直接用 自动检测移动目标，sdram、coms、ov5640、quartus、cyclone iv、vga、verilog、fpga

在线可调波特率串口模块-支持任意波特率

2输入2输出通道的sdram模块，以上板验证，通过测试，稳定性和可靠性OK; 上板测试最大系统时钟是200mhz

视频图像有无实时检测模块，fpga，verilog，视频、检测、

sdram模块，支持4通道输入和4通道输出，最大系统时钟支持200mhz； 以上板验证，并长时间测试，

icnd2069+icnd2019驱动，可直接移植至xilinx平台，如果移植至intel平台，需修改bram，

图像产生模块-支持任意分辨率，可设置输出黑、白、红、蓝、横条、竖条、左斜杆、右斜杠、灰阶、定制化的logo等，支持xilinx、intel、安路等平台； 代码使用verilog编写，

图像缩放模块-最大支持10放缩放 压缩包中包括缩放源码，仿真源码、仿真照片及照片、bin、txt装换工具，使用平台是xilinx

bin文件转txt文件工具，工程使用vs2010，该工具支持任意大小文件转换

xilinx 远程升级，包括golden 工程和updata工程及对应约束； 工程中包括icape2源语模块和flash读写模块；

w25q128 verilog仿真模型，用于SPI外设的仿真和调试。可加快工程进度

sdram仿真模型，仿真使用，在ModelSim SE-64 10.5下使用

sdrasm M12L64322A (2S)