【计算机基础】-2万字总结《计算机速成课》全集笔记

前言

视频链接地址：

【【计算机科学速成课】[40集全/精校] - Crash Course Computer Science-哔哩哔哩】https://b23.tv/a33Kwq

视频的意义

• 能看到各大名鼎鼎的人物悉数登场，也能看到其他幕后的人物的努力。可以看到一个技术的发展需要人类通力合作，用人类的智慧结晶才造就了如今的计算机世界。
• 快速了解计算机的发展历史和相关技术
• 可以看到计算机演进过程中“不断抽象化”的思想和技术应用

1.计算机早期历史

• 发展历史
  • 算盘 → 步进计算器→ 差分机 → 分析机 → 打孔卡片制表机。直到 继电器 → 真空管 → 晶体管，才算真正进入现代计算机的时代。

2.电子计算机

继电器

控制线路是一套线圈，线圈通电就会产生磁性，磁性会将电路一端吸过来，这时候电路就通了。然后控制线圈断电，失去磁性，电路一端会自动断开，为啥会断开？因为有弹簧， 控制线圈通电时的磁力大于弹簧阻力就吸过来了，失去磁力，弹簧就会发挥作用弹开。

真空管

正常状态下，灯泡中真空，灯泡正负极断开，是无法通电的， 但给控制线圈通电，线圈发热就会让负极电子处于激发态，从而击穿真空，形成回路。

电子式计算机

ENIAC 电子数值积分计算机

晶体管

• 晶体管（transistor）是一种固体半导体器件（包括二极管、三极管、场效应管、晶闸管等，有时特指双极型器件），具有检波、整流、放大、开关、稳压、信号调制等多种功能。晶体管作为一种可变电流开关，能够基于输入电压控制输出电流。与普通机械开关（如Relay、switch）不同，晶体管利用电信号来控制自身的开合，所以开关速度可以非常快，实验室中的切换速度可达100GHz以上。
• 晶体管的发展历史
  • 真空三极管->点接触晶体管->双极型与单极型晶体管->硅晶体管->集成电路->场效应晶体管与MOS管->微处理器(CPU)

3.布尔逻辑和逻辑门

逻辑门

• 布尔变量的值是true和false。布尔代数中几个操作，分别是分别为非门，与门，或门，异或门。

非门

取反操作。正常状态 输出是通的， 当输入侧通电true，将结点联通，电流就接地了。输出就为 false。

与门

如图 条件A和条件B都要为true,输出才为true

或门

A或者B，有一个条件通了， 输出就为 true

异或门

• 异或门稍微有些复杂， 先用一个或门，异或门的结果和或门的结果很相似，只有 同为真时的结果不一样。给或门并一个与门，与门同为真时才为true，正好借用这一特性，再把这个结果串一个非门，同为真时为true就变成了false，其它情况都是true， 再与 或门的结果同作为一个与门的输入， 输出就是我们想要的结果了，异或门达成。

4.二进制

• 二进制：开始时晶体管用来表示3进制，5进制。但二进制有易于区分，抗噪。
• 在计算机中，所有的数据在存储和运算时都要使用二进制数表示（因为计算机用高电平和低电平分别表示1和0）
• 二进制的加减法
• 二进制表示符号：ASCII码，Unicode
• ASCII 码使用指定的7 位或8 位二进制数组合来表示128 或256 种可能的字符。标准ASCII 码也叫基础ASCII码，使用7 位二进制数（剩下的1位二进制为0）来表示所有的大写和小写字母，数字0 到9、标点符号，以及在美式英语中使用的特殊控制字符 。
• **ASCII编码：**用来表示英文，它使用1个字节表示，其中第一位规定为0，其他7位存储数据，一共可以表示128个字符。
• **拓展ASCII编码：**用于表示更多的欧洲文字，用8个位存储数据，一共可以表示256个字符
• **GBK/GB2312/GB18030：**表示汉字。GBK/GB2312表示简体中文，GB18030表示繁体中文。
• **Unicode编码：**包含世界上所有的字符，是一个字符集。
• **UTF-8：**是Unicode字符的实现方式之一，它使用1-4个字符表示一个符号，根据不同的符号而变化字节长度。

5.算法逻辑单元

半加器

用于计算两个一位二进制相加，不考虑低位进位。

半加器用于计算2个单比特二进制数a与b的和，输出结果sum（s）和进位carry（c）。在多比特数的计算中，进位c将作为下一相邻比特的加法运算中。单个半加器的计算结果是2c+s。其真值表、逻辑表达式、verilog描述和电路图分别如下所示。

真值表

全加器

模拟下 1101+1001的情况， 可以看出会有进位的产生， 进位和选原先的两个数一起相加计算， 这样最多会有三个数相加的情况， 而半加器只有两个数相加，所以我们需要一个能处理三个数相加的全加器。全加器什么特点呢？其实就是模拟上述算式的方式， 三个数ABC先计算两个数AB的结果, 然后把结果的sum位与C相加得到的sum位就是最终的sum位， 那 进位呢？ AB相加的进位X ， 然后 第一次结果与C相加的进位Y， 这两个进位相或就是最终的进位。为啥？其实 两个进位XY分别是0+0，1+0，0+1的情况都好理解，XY相或的结果就是0，1，1这个是完全符合的，但是1+1的结果不应该是10吗？这样会溢出，不会的，因为进位上不会有1+1的情况，你可以反推，如果A+B的进位X是1，说明A B都要为1， A+B的sum位就为0，0+C，无论C是0还是1都不会出现进位Y为1的情况。其实你也可以列一张表，就是ABC分别为0和1的情况下的sum位和进位的表，只有222=8种情况，你会发现，全加器的结果就是完全符合的。

真值表

浮点数

行波进位加法器

构成了一个8bit数相加的加法器,输入 A和B （为8bit位宽），可计算出结果，C0 位相加有进位， 进位和 C1位的两个数A1 和B1相加 就是三个数相加使用全加器，依次排布，构成了一个8bit位宽的加法器，最终结果 可以看到，会有一个最终进位carry， 这个会反应溢出的情况。前面的sum0-7 已经有8bit了。

ALU逻辑计算单元

• 计算机中执行各种算术和逻辑运算操作的部件 。 运算器 的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU）。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。 A数据运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。

• 串行加法器，只有一个全加器，数据逐位串行送入加法器中进行运算。若操作数长n位，则加法就要分n次进行。串行加法器具有器件少，成本低的优点，但运算速度慢，多用于某些低速的专用运算器。

• 并行加法器，由多个全加器组成，其位数与机器的字长相同，各位数据同时运算，虽然操作数的各位是同时提供的，但低位运算所产生的进位将逐位影响至最高位，所以并行加法器的最长运算时间主要是由进位信号的传递时间决定的，而每个全加器本身的求和延迟只是次要因素。

  进位表达式为 ，Gi是进位产生的函数，Gi=AiBi；Pi是进位传递函数，

  并行加法器的进位通常分为串行进位与并行进位。

  把n个全加器串接起来，就可进行两个n位数的相加，这种加法器称为串行进位的并行加法器。

  

6.寄存器 & 内存

• 逐层的抽象封装 ：逻辑门 -> 锁存器 -> 1.寄存器（并列）, 2.256位内存（矩阵） -> 小块内存- > 整块内存

• 矩阵压缩了引线的使用量

锁存器

我们如何维持一个bit的信息保持不变, 这幅图的构建就是能保持1即true的信息不变,当起初AB都为0，A输入1，则OUTPUT也为1，立马会回到B，同置为1，再经过OR门，OUTPUT还是为1，这样1就被保存了起来， 这时候无论A输入0还是1,OUTPUT都不会改变了。

我们如何维持一个bit的信息保持不变, 这幅图的构建就是能保持0即tfalse的信息不变,无论A输入0还是1,OUTPUT都不会改变了。

将上面的结构组合一下，设置和复位都为0时，电路最后输入的是啥就为锁住啥，当复位打开为1，设置什么0还是1都不管用，OUTPUT都是0。复位为0时，会锁住1，但是如果为0，SET给1的话，就会OUTPUT为1，这个时候SET就不管用了。要想管用得把复位调到1。

门锁

这个电路你试试就知道，允许写入线的开关，决定数据输入是否有效。只是这个电路是怎么想出来的?咋们的目的事要做一个可以存储数据的电路,输入一个值,能保存下来,先从简单的1bit开始。输入了一个数值，电路能保存这个数值。由上面自连接的或门和与门，可以看出，想要锁定一个值，还是容易的，但是锁住之后就不能修改了，然后你就会想到扩充，输入一根控制先，让它受控制。锁存器就出来了。锁存器的操作不是我们常规容易理解的。然后门锁就出来了。这样一步一步的制造出来的一个电路，当然这里面一定是包含了大量的非常熟悉的对逻辑门的理解，这种电路的设计就是经验和创造力了的体现。
我再来整理一下这个门锁的运行流程。为了书写方便，数据输入端我设为A，允许写入端我设为B，先从图上的内容说起，我们将B端置为1,A端直连的与门结果就为A端输出的结果,再经过或门。我们就输入1好了,好，我们现在来看看下面这个与门，由于经过一个非门，变成0，再过与门，一定为0，再经过非门又变成1，所以最后一个与门的下面的输入为1，上面的输入也为1，最终的输出就为1。现在我们把A端输入变成0,依旧推演一下,上面的与门结果必定为0,下面的与门由A端的0经过非门变成1后结果为1再经过非门变成0,最终的结果就为0。现在把B端的输入变为0即,不允许写入,我们刚刚将0锁存了, 现在把A端变为1试试能不能改变结果,B端为0，会控制上下连个与门的结果都为0，无论你A端输入什么，所以下面的0再经过非门就变成1，再到最后的与门，这个与门输出最终结果为0还是1，就取决于上面一根输入线了，上面的输入线是或门而来，或门的下面一根线我们已经确定一定为0，那或门的结果就取决于已经锁存的数值，锁存的是什么，就依旧是什么，所以实现了不允许写入。

理解了上面的电路的逻辑原理，就能实现，我们想要的结果，不用在关心里面的逻辑。我们把它抽象，一根数据输入线，一根允许写入线，一根数据输出线。只有当允许数据写入线打开时，门锁才受数据输入的影响，否则门锁会保持原先锁住的内容。

寄存器

一个门锁做好了，很显然它的数据量太小了，只有1bit，将其扩充，并排摆放8个，用 1根线控制8个门锁的允许写入线，8根数据线发数据，8根数据线输出数据。当我们打开控制线时，输入可存放到这个寄存器当控制线关闭，输入就不能影响寄存器了，寄存器保留之前的数据。其实这里我们要理一下思绪，就是我们默认的经验是一个数据输入，然后统一存储，比如这个寄存器，不是有8bit的位置，那我输入一个数据10010011，不就能存下这个值吗，确实可以，但是它不方面，实际上，这一排的门锁都只会存一个数据的特定位置的1bit的信息，因为这一系列的内容的索引是不同地址。下面的门锁矩阵个就能比较直观的体现这一点。

多路复用器

• 电子学中，多路复用器（multiplexer或mux）能从多个模拟或数字输入信号中选择某个信号并将其转发，将不同的被选信号输出到同一个输出线路中。

• 复用技术可能遵循以下原则之一，如：TDM、FDM、CDM或WDM。复用技术也应用于软件操作上，如：同时将多线程信息流传送到设备或程序中。

  

在工业上为了节省成本，我们又要扩大内存，如果还按照上面的并排摆放门锁，那就会产生很多不必要的开销。比如做一个256bit的寄存器，那就要256+256+1=513根线。我们换一种思路，将他们排布成矩阵，16*16，每一个门锁都对应独一的位置，由行号和列号决定。

在工业上为了节省成本，我们又要扩大内存，如果还按照上面的并排摆放门锁，那就会产生很多不必要的开销。比如做一个256bit的寄存器，那就要256+256+1=513根线。我们换一种思路，将他们排布成矩阵，16*16，每一个门锁都对应独一的位置，由行号和列号决定。

将这个1616根线，分别接入多路复用器，一个4bit的位置信息就能确定走哪一根线，比如0010，那就是走2号线，行和列都一样的原理，那么一个8bit的行列信息就能控制1616矩阵的某一块门锁了。这个矩阵中的门锁其实对应的是地址。所以这个矩阵就只需要16+16+1+1=34，节省了不是一点点。

上述门锁放大，可以看出，只有当门锁的行和列都通的时候，这个门锁才可能会生效，比如这时候让可以读取，和行列得到与门再与，那个二极管才会通DATAOUT的线才会有门锁出来的结果，这样才能读取到数据。

RAM

• 随机存取存储器（英语：Random Access Memory，缩写：RAM），也叫主存，是与CPU直接交换数据的内部存储器。

• 它可以随